2024年4月22日发(作者：藏红艳)
５
卷第
５
期
第
３
０１２
年
５
月
２
合肥工业大学学报
（
自然科学版
）
ＪＯＵＲＮＡＬＯＦ
ＨＥＦＥＩＵＮＩＶＥＲＳＩＴＹＯＦＴＥＣＨＮＯＬＯＧＹ
Ｖｏｌ．３５Ｎｏ．５
Ｍａ２０１２
ｙ
：／
．ｉｓｓｎ．１００３Ｄｏｉ１０．３９６９５０６０．２０１２．０５．０１５
－
ｊ
ＵＳＢ３．０
头包信息中
ＣＲＣ１６
的
Ｖｅｒｉｌｏ
－
ｇ
实现
吴从中
，
尹夕振
，
彭
乐
（）
合肥工业大学计算机与信息学院
，
安徽合肥
２３０００９
摘
要
：
文章基于
Ｃ
根据
Ｕ
通过
ＶＲＣ
检错原理
，
ＳＢ３．０
协议规定的要求
，
ｅｒｉｌｏ
ＲＣ１６
的
－
ｇ
实现了一种并行的
Ｃ
计算方法
，
设计模块在
Ｑ
给出了电路实现结构图
、
模块的接口信号
、
信号的物理意义以
ｕａｒｔｕｓ
中编译和仿真
，
并将实验结果与
Ｕ
及部分程序和仿真波形图
，
ＳＢ３．０
规范中给出的数据帧样本进行了比较
。
结果证明这种方
法能完成
Ｕ
满足数据传输准确性和时序要求
，
并能用于
ＵＳＢ３．０
头包信息中
ＣＲＣ１６
的计算
，
ＳＢ３．０
控制器包
－
的产生模块和包的检测模块
。
关键词
：
头包
；
控制器
ＵＳＢ３．０
协议
；
Ｖｅｒｉｌｏ
ｇ
语言
；
（）
中图分类号
：
ＴＰ３０２．２
文献标识码
：
Ａ
文章编号
：
１００３５０６０２０１２０５０６３２０４
－－－
ＶｅｒｉｌｏｉｍｌｅｍｅｎｔａｔｉｏｎｏｆＣＲＣ６ｉｎＵＳＢ３．０ｈｅａｄｅｒｉｎｆｏｒｍａｔｉｏｎａｃｋｅｔ
－
１
ｇｐｐ
，，
ＷＵＣｏｎｚｈｏｎＩＮＸｉｚｈｅｎＥＮＧＬｅ
－
Ｙ
－
Ｐ
ｇｇ
（，
Ｈ
，
Ｈ
）
ＳｃｈｏｏｌｏｆＣｏｍｕｔｅｒａｎｄＩｎｆｏｒｍａｔｉｏｎｅｆｅｉＵｎｉｖｅｒｓｉｔｏｆＴｅｃｈｎｏｌｏｅｆｅｉ２３０００９
，
Ｃｈｉｎａ
ｐｙｇｙ
：，
ＡｂｓｔｒａｃｔＢａｓｅｄｏｎｔｈｅＣＲＣｃｈｅｃｋｒｉｎｃｉｌｅａｎｄａｃｃｏｒｄｉｎｔｏｔｈｅｓｅｃｉｆｉｅｄｒｅｕｉｒｅｍｅｎｔｓｏｆＵＳＢ３．０ａ
－
ｐｐｇｐｑ
，，
ａ
ｐ
ａｒａｌｌｅｌＣＲＣ１６ｃａｌｃｕｌａｔｉｏｎｍｅｔｈｏｄｉｓｉｍｌｅｍｅｎｔｅｄｂＶｅｒｉｌｏｌａｎｕａｅａｎｄｔｈｅｄｅｓｉｎｒｅｅｍｅｎｔ
－
ｐｙｇｇｇｇｇ
，，
ｉｓｃｏｍｉｌｅｄａｎｄｓｉｍｕｌａｔｅｄｉｎｔｈｅＱｕａｒｔｕｓ．Ｔｈｅｃｉｒｃｕｉｔｓｔｒｕｃｔｕｒｅｉｎｔｅｒｆａｃｅｓｉｎａｌｓｏｆｍｏｄｕｌｅｍｏｄｕｌｅ
ｐｇ
，，
ｍｅａｎｉｎｓｏｆｓｉｎａｌｓａｎｄｓｉｍｕｌａｔｉｏｎｗａｖｅｆｏｒｍｃｈａｒｔａｒｅａｎｄｔｈｅｈｓｉｃａｌａｒｔｉａｌｒｏｒａｍｓｒｅｓｅｎｔｅｄ
ｇｇｐｙｐｐｇｐ
ｒｅｓｕｌｔｓａｒｅｃｏｍａｒｅｄｗｉｔｈｔｈｅｓａｍｌｅｄａｔａｆｒａｍｅｓｂＵＳＢ３．０ｓｅｃｉｆｉｃａｔｉｏｎ．Ｔｈｅｅｘｅｒｉｍｅｎｔａｌｉｖｅｎ
ｐｐｙｐｐｇ
ｒｏｖｅｓｒｅｓｕｌｔｔｈａｔｔｈｉｓｍｅｔｈｏｄｃａｎｃｏｍｌｅｔｅｔｈｅＣＲＣ１６ｃａｌｃｕｌａｔｉｏｎｏｆＵＳＢ３．０
ｐ
ａｃｋｅｔｈｅａｄｅｒｉｎｆｏｒｍａ
－ －
ｐｐ
，
ｔｉｏｎａｎｄｍｅｅｔｔｈｅａｃｃｕｒａｃａｎｄｔｉｍｅｓｅｕｅｎｃｅｒｅｕｉｒｅｍｅｎｔｓｏｆｔｈｅｄａｔａｔｒａｎｓｍｉｓｓｉｏｎｓｏｉｔｃａｎｂｅｕｓｅｄ
ｙｑｑ
ｅｎｅｒａｔｉｏｎａｃｋｅｔｔｈｅａｎｄｃｈｅｃｋｉｎｍｏｄｕｌｅｓｏｆｔｈｅｏｆＵＳＢ３．０ｃｏｎｔｒｏｌｌｅｒ．ｆｏｒ
ｇｐｇ
：；；
Ｖ
；
ａｃｋｅｔＫｅｗｏｒｄｓＵＳＢ３．０ａｒｅｅｍｅｎｔｈｅａｄｅｒｅｒｉｌｏｌａｎｕａｅｃｏｎｔｒｏｌｌｅｒ
ｐｇｇｇｇ
ｙ
的串行总线技术
，
用于连接大量的外围设备
，
传输
过程中用
ＣＲＣ
来确保和检测数据的正确性
。
为
了解决在新的
Ｕ
常用的
ＣＳＢ３．０
标准协议下
，
ＲＣ
校验码的串行算法在
ＵＳＢ
数据传输中已不能满
随着新一足新协议的要求所带来的一系列问题
，
代
Ｕ
国内外许多公司都开始
ＳＢ３．０
标准的出现
，
着手于
Ｕ
必然会应用头
ＳＢ３．０
相关产品的研发
，
包
Ｃ
所以研究头包
ＣＲＣ１６
的计算
，
ＲＣ１６
的实
－－
现有着现实的意义
。
本文根据
ＵＳＢ３．０
协议中的
规定
，
研究了头包数据传输中
ＣＲＣ
校验码的并行
算法及其
Ｖｅｒｉｌｏ
ｇ
实现过程
。
０
引
言
通用串行总线
）
是一种标准的连接接
ＵＳＢ
（
［］
／，
口
。
Ｕ
是目前
ＳＢ３．０
１
传输数据速率达
５Ｇｂｓ
［］
／
与传统串口
１ＵＳＢ２．０
２
版本的
１０
倍
，
１５２００ｂｓ
的速度相比
，
是其
４００００
多倍
，
ＵＳＢ３．０
协议规定
各种头包的传输需要
ＣＲＣ
来保证头包信息传输
［］
的正确性
。
Ｃ
循环冗余校验码
）
是一种常用
ＲＣ
３
（
的检测错误码
，
具有很强的检错能力
，
且编码器和
错误检测电路都比较容易实现
，
是一种比较适合
高速串行传输的编码方法
。
而
ＵＳＢ
是一种高速
；
收稿日期
：
修回日期
：
２０１１１０２１２０１１１１１４
－－－－
）
基金项目
：
中央高校基本科研业务费专项资金资助项目
（
２０１１ＨＧＺＬ０００１
，
作者简介
：
吴从中
（
男
，
安徽安庆人
，
合肥工业大学副教授
，
硕士生导师
．１９６５－
）
第
５
期吴从中
，
等
：
ＵＳＢ３．０
头包信息中
ＣＲＣ１６
的
Ｖｅｒｉｌｏ
－
ｇ
实现
６３３
１
ＣＲＣ
基本思想及头包结构
１．１
ＣＲＣ
基本思想
是数据通信领域中最
ＣＲＣ
即循环冗余校验
，
常用的一种差错校验码
，
其特征是信息字段和校
验字码字段的长度可任意选定
。
利用
ＣＲＣ
进行
在发送端根据要传送的
ｋ
位二进制码序列
，
检测
，
以一定的规则产生一个校验用的
ｒ
位监督码
（，
附在原始信息后面
，
构成一个新的
ｋ
＋ＣＲＣ
码
）
ｒ
位二进制码序列
。
［］
在接收端
，
根据信息码和
ＣＲＣ
４
码之间所遵
路由选择
、
设备地址等相关信
ＵＳＢ３．０
包的类型
、
息
，
在主机和设备通信的过程中
，
为保证信息传输
的正确性
，
并且要满足
Ｕ
本文采
ＳＢ３．０
传输速度
，
［］
能满足准确性和时序用并行的
ＣＲＣ
５
计算方法
，
要求
。
２
ＣＲＣ１６
电路实现
－
ＵＳＢ３．０
协议中规定
，
ＣＲＣ１６
的生成多项式
－
１６１２３
为
１
即
Ｇ
（
６′ｈ１００Ｂ
，
ｘ
）
＝
ｘ
＋
ｘ
＋
ｘ
＋
ｘ
＋１
。
模
块在被初始化后余数寄存器里面的数必须是
并且在开始每个字节计算的顺序为
１６′ｈＦＦＦＦ
，
０
～
７
字节
。
根据协议要求设计实现电路
，
如图
３
所示
。
循的规则进行检验
，
以确定传送中数据是否出错
与完整
。
１．２
ＵＳＢ３．０
头包结构
设备和主机之间通过
ＵＳＢ３．０
通信系统中
，
ＣＲＣ１６
保证数据传输的正确性
。
主机和设备通
－
信的最小单位是包
，
其中头包属于包的一部分
，
ＣＲＣ１６
就是用来保证头包信息的正确性
。
头包
－
长度是
１
包括
１４
个字节
，
２
个字节的头信息和
２
。
头包结构如图
１
所示
。
个字节的
ＣＲＣ１６
－
图
３
ＣＲＣ１６
码的并行实现框图
－
串行数据首先需要进行串并转换
，
将转换后
的数据放寄存器中
。
将并行数据通过
ＣＲＣ１６
并
－
运算电路加入控制信号
，
控制信号决行运算电路
，
定并行运算电路的开和关
。
因为头包结构含有
每次处理都是以字节为单位来处理
，
１２
个字节
，
后面字节的运算结果与前面计算的结果具有相关
性
，
所以需要一个余数寄存器将每次运算的
ＣＲＣ１６
结果保存起来
。
最后根据
ＵＳＢ３．０
协议
－
故在电路的输出端设置规定结果需要反向输出
，
了一个反相器
。
图
１
头包结构
、
主机和设备通信中的链路管理包
（
事
ＬＭＰ
）
、、
务包
（
数据包
（
同步时间戳包
（
中
ＴＰ
）
ＤＰ
）
ＩＴＰ
）
都需要对其头包信息的
Ｃ
以
ＲＣ１６
进行计算
，
－
其结构如图
２
所示
。
ＥＲＤＹ
事务包为例
，
３
ＣＲＣ１６
算法模块的
Ｖｅｒｉｌｏ
－
ｇ
实现
３．１
ＣＲＣ１６
模块的端口定义
－
模块的接口信号见表
１
所列
。
表
１
接口信号
端
口
ｕ３０ｄｃｃｌｋ
－
ｓ
ｕ３０ｄｃｒｓｔｎ
－
ｓ
ｃｒｃ１６
－
ｓｋ
ｐ
ｃｒｃ１６
－
ｅｎ
ｃｒｃ１６
－
ｏｓ
［］
ｃｒｃ１６
－
ｄａｔ３１
：
０
［］
ｃｒｃ１６
－
ｒｓｄ１５
：
０
方向
ｉｎ
ｕｔ
ｐ
ｉｎ
ｕｔ
ｐ
ｉｎｕｔ
ｐ
ｉｎ
ｕｔ
ｐ
ｉｎ
ｕｔ
ｐ
ｉｎｕｔ
ｐ
描
述
时钟信号
，
上升沿触发
低电平复位
保持信号
输入数据有效
ＣＲＣ
输出信号采样使能
输入数据
图
２
ＥＲＤＹ
事务包结构
ｏｕｔｕｔＲＣ１６
输出结果
Ｃ
－
ｐ
链路管理包
、
事务包
、
数据包的头包和同步时
间戳包的结构与
Ｅ
都是
ＲＤＹ
事务包的结构一样
，
由
１
实质上就是计算
ＤＷＯ２
个字节组成
，
ＲＤ０
、
ＤＷＯＲＤ１
、
ＤＷＯＲＤ２
的
ＣＲＣ
码
。
头包中包括
］
６－８
，
该模块采用同步设计
［
低电平信号异步
复位
，
ｃｒｃ１６ｎ
、
ｃ１６ｋｒｃｓ
都属于
ＣＲＣ
－
ｐ
和
ｃ
－
ｅ
－
ｓ
－
ｏ
１６
的控制信号
。
６３４
３．２
算法实现过程
自然科学版
）
合肥工业大学学报
（
第
３５
卷
３．２．１
循环冗余码
ＣＲＣ１６
的逻辑原理
－
循环冗余码
ＣＲＣ１６
的逻辑原理如图
４
所
－
示
，
图中以
０
～
１
为循环余数的
５
表示的中间结果
，
二进制补码
，
最后通过反相器得到
ＣＲＣ１６
的循
－
环冗余码
。
图
５
ＣＲＣ１６
时序控制图
－
（
１
）
低电平复位后
，
ｃｒｃ１６ｓｄ
就等于
－
ｒ
１６′ｈＦＦＦＦ
；
（）
复位信号无效
，
如果
ｃ
则
２ｒｃ１６ｋ
ｐ
＝１
，
－
ｓ
，
余数寄存器
；
ｃｒｃ１６ｓｄｒｃ１６ｓｄ
＜
＝ｃ
－
ｒ
－
ｒ
（）
如果
ｃ
表示
３ｒｃ１６ｋｃｒｃ１６ｎ＝１
，
ｐ
＝０
，
－
ｓ
－
ｅ
此时输入数据有效
；
如果
ｃ
则
ｃｒｃ１６ｓ＝１
，
ｒｃ１６
－
ｏ
－
！
ｃ
，！
ｃ
，！
ｒｓｄ
＜
＝
｛
ｒｃ１６ａｌ
［
０
］
ｒｃ１６
－
ｃａｌ
［
１
］
－
ｃ
［］，！
ｃ
［，！
ｃ
［，！
ｃｒｃ１６ａｌ２ｒｃ１６ａｌ３
］
ｒｃ１６ａｌ４
］
－
ｃ
－
ｃ
－
ｃ
［］，！
ｃ
［，！［，！
ｃｒｃ１６ａｌ５ｒｃ１６ａｌ６
］
ｃｒｃ１６ａｌ７
］
－
ｃ
－
ｃ
－
ｃ
图
４
ＣＲＣ１６
逻辑原理图
－
，！
ｃ
，！
ｃｃｒｃ１６ａｌ
［
８
］
ｒｃ１６ａｌ
［
９
］
ｒｃ１６ａｌ
－
ｃ
－
ｃ
－
ｃ
［，！
ｃ
，！，！
１０
］
ｒｃ１６
－
ｃａｌ
［
１１
］
ｃｒｃ１６ａｌ
［
１２
］
－
ｃ
，！
ｃｃｒｃ１６ａｌ
［
１３
！
ｃｒｃ１６ａｌ
［
１４
］
ｒｃ１６ａｌ
－
ｃ
－
ｃ
－
ｃ
［］｝）。
１５
（）
如果
ｃ
则
ｃ４ｒｃ１６ｓ＝０
，
ｒｃ１６ｓｄ
＜
＝
－
ｏ
－
ｒ
。
ｃｒｃ１６ａｌ
－
ｃ
）
其他情况下
，（
５ｃｒｃ１６ｓｄ
＜
＝１６′ｈＦＦＦＦ
。
－
ｒ
３．２．２
循环冗余码
ＣＲＣ１６
的计算方法
－
（
对应的
ＤＣ０
～
Ｃ１５０
～
１５
）
－
型触发器的状态
为
Ｒ
并
０
～
Ｒ１５
，
ＣＲＣ１６
的输入字节为
Ｄ０
～
Ｄ７
，
－
可以得到如下双字根据
ＣＲＣ１６
的计算规则
，
－
ＣＲＣ１６
并联计算的逻辑表达式
：
－
）；
Ｃ０＝
！
Ｒ１５＝
！（
Ｒ７＾Ｒ１１＾Ｒ１５＾Ｄ０＾Ｄ４
）；
Ｃ１＝
！
Ｒ１４＝
！（
Ｒ６＾Ｒ１０＾Ｒ１４＾Ｄ１＾Ｄ５
）；
Ｃ２＝
！
Ｒ１３＝
！（
Ｒ５＾Ｒ９＾Ｒ１３＾Ｄ２＾Ｄ６
）；
Ｃ３＝
！
Ｒ１２＝
！（
Ｒ４＾Ｒ８＾Ｒ１２＾Ｄ３＾Ｄ７
Ｃ４＝
！
Ｒ１１＝
！
Ｒ３
；
）；
Ｃ５＝
！
Ｒ１０＝
！（
Ｒ２＾Ｒ１５＾Ｄ０
）；
Ｃ６＝
！
Ｒ９＝
！（
Ｒ１＾Ｒ１４＾Ｄ１
）；
Ｃ７＝
！
Ｒ８＝
！（
Ｒ０＾Ｒ１５＾Ｄ０＾Ｒ１３＾Ｄ２
）；
Ｃ８＝
！
Ｒ７＝
！（
Ｒ１５＾Ｄ０＾Ｒ１４＾Ｄ１＾Ｒ１２＾Ｄ３
）；
Ｃ９＝
！
Ｒ６＝
！（
Ｒ１４＾Ｄ１＾Ｒ１３＾Ｄ２＾Ｒ１１＾Ｒ１５＾Ｄ０＾Ｄ４
）；
Ｃ１０＝
！
Ｒ５＝
！（
Ｒ１３＾Ｄ２＾Ｒ１２＾Ｄ３＾Ｒ１０＾Ｒ１４＾Ｄ１＾Ｄ５
Ｃ１１＝
！
Ｒ４＝
！（
Ｒ１２＾Ｄ３＾Ｒ１１＾Ｒ１５＾Ｄ０＾Ｄ４＾Ｒ９＾
）；
Ｒ１３＾Ｄ２＾Ｄ６
Ｃ１２＝
！
Ｒ３＝
！（
Ｒ１１＾Ｒ１５＾Ｄ０＾Ｄ４＾Ｒ１０＾Ｒ１４＾Ｄ１＾Ｄ５＾Ｒ８＾
）；
Ｒ１２＾Ｄ３＾Ｄ７
）；
Ｃ１３＝
！
Ｒ２＝
！（
Ｒ１０＾Ｒ１４＾Ｄ１＾Ｄ５＾Ｒ９＾Ｒ１３＾Ｄ２＾Ｄ６
）；
Ｃ１４＝
！
Ｒ１＝
！（
Ｒ９＾Ｒ１３＾Ｄ２＾Ｄ６＾Ｒ８＾Ｒ１２＾Ｄ３＾Ｄ７
４
测试方法及仿真结果
根据
ＵＳＢ３．０ｓｅｃ
协议中的数据帧校验样本
ｐ
所给出的测试样本
，
对设计进行测试
，
如图
６
所示
。
ＥＲＤＹ
事务包中有
３
个双字
：
；
第
１
个双字为
ＤＷＯＲＤ０＝１６′ｈ０２００００４
；
第
２
个双字为
ＤＷＯＲＤ１＝１６′ｈ０００１０００３
。
第
３
个双字为
ＤＷＯＲＤ２＝１６′ｈ００００００００
电路复位之后
，
在时钟的下降沿依次输入
每个数据保持
ＤＷＯＲＤ０
、
ＤＷＯＲＤ１
、
ＤＷＯＲＤ２
，
１
个时钟
。
信号
ｃｒｃ１６ｎ
在
ＤＷＯＲＤ０
输入时刻
－
ｅ
置高电平
，
保持到
ＤＷＯ
在时钟上升
ＲＤ２
无效时
，
沿拉为低电平
。
ｃ
表示输入的数据
ｒｃ１６ｎ
置高
，
－
ｅ
位需要计算
ＣＲＣ１６
的数据
。
ｃｒｃ１６ｓ
在
－
－
ｏ
保持
１
个时钟
。
当
ＤＷＯＲＤ２
输入时候置高
，
电路在时钟上升沿对
ｃｒｃ１６ｓ
为高电平时
，
－
ｏ
输出
ＣＣＲＣ１６
运算结果进行采样
，
ＲＣ１６
的运算
－－
。
在
Ｑ
结果
，
即
ｃｒｃ１６ｓｄｕａｒｔｕｓ
中
Ｗａｖｅｆｏｒｍ
根
－
ｒ
据时序输入数据帧校验样本数据
，
其仿真结果如
图
７
所示
。
）。
Ｃ１５＝
！
Ｒ０＝
！（
Ｒ８＾Ｒ１２＾Ｄ３＾Ｄ７
３．２．３
循环冗余码时序控制
实现时序控制如图
５
所示
。
第
５
期吴从中
，
等
：
ＵＳＢ３．０
头包信息中
ＣＲＣ１６
的
Ｖｅｒｉｌｏ
－
ｇ
实现
６３５
图
６
数据帧校验样本
图
７
在
Ｑｕａｒｔｕｓ
中仿真结果
ｃｒｃ１６ｓｄ
的值为
１６′ｈＦＦＦＦ
。
电路复位后
，
－
ｒ
输入数据
３２′ｈ０２０００００４
和
３２′ｈ０００１０００３
的计算
结果分别为
１
结果被存入
６′ｈ１ＦＤ０
为
１６′ｈ８Ｆ４Ｅ
，
余数寄存器中
。
输出结果在
ｃｒｃ１６ｓ
为高电平的时候进行
－
ｏ
最终输出结果为
１
即为头包输出采样
，
６′ｈ８Ｆ４Ｅ
，
ＣＲＣ１６
的计算结果
。
其结果与
ＵＳＢ３．０
协议中
－
的样本数据结果完全一致
，
说明该设计方法是有
符合
Ｕ
效的
，
ＳＢ３．０
协议的计算要求
。
［
参
考
文
献
］
［，
１
］
ｎｉｖｅｒｓａｌｓｅｒｉａｌｂｕｓ３．０ｓｅｃｉｆｉｃａｔｉｏｎＲｅｖｉｓｉｏｎ１．０
，
２００８
Ｕ
ｐ
［］
Ｓ．
［］，
２ｎｉｖｅｒｓａｌｓｅｒｉａｌｂｕｓ２．０ｓｅｃｉｆｉｃａｔｉｏｎＲｅｖｉｓｉｏｎ２．０
，
２０００
Ｕ
ｐ
［］
Ｓ．
［］］
３ＲＣ
算法分析与实现
［
Ｊ．
微计算机信息
，
马吉明
．
字节型
Ｃ
（）：
２００６
，
２２３３２－３．
－
［］］
４Ｊ．
微电子学与
蒋安平
．
循环冗余校验码的硬件并行实现
［
（）：
计算机
，
２００７
，
２４２１０７－１０９．
［］
陈晓莉
．
基于
Ｕ５ＳＢ
的
ＣＲＣ
算法及其
ＶＨＤＬ
实现
张俊涛
，
［］（）：
Ｊ．
微计算机信息
，
２００７
，
２３５２８９－２９０．
［］
６ｅｒｉｌｏＨＤＬ
设计技术
夏宇闻
．
复杂数字电路与系统的
Ｖ
ｇ
［
Ｍ
］
．
北京
：
北京航空航天大学出版社
，
２００２
：
２６－４５．
［］
面向
Ｕ７ＳＢ
应用的
ＣＲＣ
编解码电路的设计与实现
张德云
．
［］：
自然科学版
，
２Ｊ．
合肥工业大学学报
：
００５
，
２８
（
３
）
２９２－２９５．
［］
于
冰
，
程
颖
．
基于数据可靠性的
Ｕ８ＳＢ
接口硬件
沈
健
，
］
设计及实现
［
自然科学版
，
Ｊ．
合肥工业大学学报
：
２００７
，
（）：
３０８９９９－１００２．
５
结束语
该
ＣＲＣ１６
实现方法完全能满足
ＵＳＢ３．０
头
－
能够用于设计包
ＣＲＣ１６
的正确性和时序要求
，
－
同时也能应用在
ＵＳＢ３．０
控制器中包组建模块
，
搭建测试平台时包的检测模块中
，
计算主机接收
，
到的头包文件的
Ｃ
然后与头包中的
ＣＲＣ１６ＲＣ
－－
如果一致
，
说明头包文件传输正确
，
否则
１６
比较
，
错误
。
虽然该设计方法面向
ＵＳＢ３．０
头包中的
通过改变端口信号的控制性能
，
也
ＣＲＣ１６
计算
，
－
能用于其他方面的设计
。
（
责任编辑
吕
杰
）
2024年4月22日发(作者：藏红艳)
５
卷第
５
期
第
３
０１２
年
５
月
２
合肥工业大学学报
（
自然科学版
）
ＪＯＵＲＮＡＬＯＦ
ＨＥＦＥＩＵＮＩＶＥＲＳＩＴＹＯＦＴＥＣＨＮＯＬＯＧＹ
Ｖｏｌ．３５Ｎｏ．５
Ｍａ２０１２
ｙ
：／
．ｉｓｓｎ．１００３Ｄｏｉ１０．３９６９５０６０．２０１２．０５．０１５
－
ｊ
ＵＳＢ３．０
头包信息中
ＣＲＣ１６
的
Ｖｅｒｉｌｏ
－
ｇ
实现
吴从中
，
尹夕振
，
彭
乐
（）
合肥工业大学计算机与信息学院
，
安徽合肥
２３０００９
摘
要
：
文章基于
Ｃ
根据
Ｕ
通过
ＶＲＣ
检错原理
，
ＳＢ３．０
协议规定的要求
，
ｅｒｉｌｏ
ＲＣ１６
的
－
ｇ
实现了一种并行的
Ｃ
计算方法
，
设计模块在
Ｑ
给出了电路实现结构图
、
模块的接口信号
、
信号的物理意义以
ｕａｒｔｕｓ
中编译和仿真
，
并将实验结果与
Ｕ
及部分程序和仿真波形图
，
ＳＢ３．０
规范中给出的数据帧样本进行了比较
。
结果证明这种方
法能完成
Ｕ
满足数据传输准确性和时序要求
，
并能用于
ＵＳＢ３．０
头包信息中
ＣＲＣ１６
的计算
，
ＳＢ３．０
控制器包
－
的产生模块和包的检测模块
。
关键词
：
头包
；
控制器
ＵＳＢ３．０
协议
；
Ｖｅｒｉｌｏ
ｇ
语言
；
（）
中图分类号
：
ＴＰ３０２．２
文献标识码
：
Ａ
文章编号
：
１００３５０６０２０１２０５０６３２０４
－－－
ＶｅｒｉｌｏｉｍｌｅｍｅｎｔａｔｉｏｎｏｆＣＲＣ６ｉｎＵＳＢ３．０ｈｅａｄｅｒｉｎｆｏｒｍａｔｉｏｎａｃｋｅｔ
－
１
ｇｐｐ
，，
ＷＵＣｏｎｚｈｏｎＩＮＸｉｚｈｅｎＥＮＧＬｅ
－
Ｙ
－
Ｐ
ｇｇ
（，
Ｈ
，
Ｈ
）
ＳｃｈｏｏｌｏｆＣｏｍｕｔｅｒａｎｄＩｎｆｏｒｍａｔｉｏｎｅｆｅｉＵｎｉｖｅｒｓｉｔｏｆＴｅｃｈｎｏｌｏｅｆｅｉ２３０００９
，
Ｃｈｉｎａ
ｐｙｇｙ
：，
ＡｂｓｔｒａｃｔＢａｓｅｄｏｎｔｈｅＣＲＣｃｈｅｃｋｒｉｎｃｉｌｅａｎｄａｃｃｏｒｄｉｎｔｏｔｈｅｓｅｃｉｆｉｅｄｒｅｕｉｒｅｍｅｎｔｓｏｆＵＳＢ３．０ａ
－
ｐｐｇｐｑ
，，
ａ
ｐ
ａｒａｌｌｅｌＣＲＣ１６ｃａｌｃｕｌａｔｉｏｎｍｅｔｈｏｄｉｓｉｍｌｅｍｅｎｔｅｄｂＶｅｒｉｌｏｌａｎｕａｅａｎｄｔｈｅｄｅｓｉｎｒｅｅｍｅｎｔ
－
ｐｙｇｇｇｇｇ
，，
ｉｓｃｏｍｉｌｅｄａｎｄｓｉｍｕｌａｔｅｄｉｎｔｈｅＱｕａｒｔｕｓ．Ｔｈｅｃｉｒｃｕｉｔｓｔｒｕｃｔｕｒｅｉｎｔｅｒｆａｃｅｓｉｎａｌｓｏｆｍｏｄｕｌｅｍｏｄｕｌｅ
ｐｇ
，，
ｍｅａｎｉｎｓｏｆｓｉｎａｌｓａｎｄｓｉｍｕｌａｔｉｏｎｗａｖｅｆｏｒｍｃｈａｒｔａｒｅａｎｄｔｈｅｈｓｉｃａｌａｒｔｉａｌｒｏｒａｍｓｒｅｓｅｎｔｅｄ
ｇｇｐｙｐｐｇｐ
ｒｅｓｕｌｔｓａｒｅｃｏｍａｒｅｄｗｉｔｈｔｈｅｓａｍｌｅｄａｔａｆｒａｍｅｓｂＵＳＢ３．０ｓｅｃｉｆｉｃａｔｉｏｎ．Ｔｈｅｅｘｅｒｉｍｅｎｔａｌｉｖｅｎ
ｐｐｙｐｐｇ
ｒｏｖｅｓｒｅｓｕｌｔｔｈａｔｔｈｉｓｍｅｔｈｏｄｃａｎｃｏｍｌｅｔｅｔｈｅＣＲＣ１６ｃａｌｃｕｌａｔｉｏｎｏｆＵＳＢ３．０
ｐ
ａｃｋｅｔｈｅａｄｅｒｉｎｆｏｒｍａ
－ －
ｐｐ
，
ｔｉｏｎａｎｄｍｅｅｔｔｈｅａｃｃｕｒａｃａｎｄｔｉｍｅｓｅｕｅｎｃｅｒｅｕｉｒｅｍｅｎｔｓｏｆｔｈｅｄａｔａｔｒａｎｓｍｉｓｓｉｏｎｓｏｉｔｃａｎｂｅｕｓｅｄ
ｙｑｑ
ｅｎｅｒａｔｉｏｎａｃｋｅｔｔｈｅａｎｄｃｈｅｃｋｉｎｍｏｄｕｌｅｓｏｆｔｈｅｏｆＵＳＢ３．０ｃｏｎｔｒｏｌｌｅｒ．ｆｏｒ
ｇｐｇ
：；；
Ｖ
；
ａｃｋｅｔＫｅｗｏｒｄｓＵＳＢ３．０ａｒｅｅｍｅｎｔｈｅａｄｅｒｅｒｉｌｏｌａｎｕａｅｃｏｎｔｒｏｌｌｅｒ
ｐｇｇｇｇ
ｙ
的串行总线技术
，
用于连接大量的外围设备
，
传输
过程中用
ＣＲＣ
来确保和检测数据的正确性
。
为
了解决在新的
Ｕ
常用的
ＣＳＢ３．０
标准协议下
，
ＲＣ
校验码的串行算法在
ＵＳＢ
数据传输中已不能满
随着新一足新协议的要求所带来的一系列问题
，
代
Ｕ
国内外许多公司都开始
ＳＢ３．０
标准的出现
，
着手于
Ｕ
必然会应用头
ＳＢ３．０
相关产品的研发
，
包
Ｃ
所以研究头包
ＣＲＣ１６
的计算
，
ＲＣ１６
的实
－－
现有着现实的意义
。
本文根据
ＵＳＢ３．０
协议中的
规定
，
研究了头包数据传输中
ＣＲＣ
校验码的并行
算法及其
Ｖｅｒｉｌｏ
ｇ
实现过程
。
０
引
言
通用串行总线
）
是一种标准的连接接
ＵＳＢ
（
［］
／，
口
。
Ｕ
是目前
ＳＢ３．０
１
传输数据速率达
５Ｇｂｓ
［］
／
与传统串口
１ＵＳＢ２．０
２
版本的
１０
倍
，
１５２００ｂｓ
的速度相比
，
是其
４００００
多倍
，
ＵＳＢ３．０
协议规定
各种头包的传输需要
ＣＲＣ
来保证头包信息传输
［］
的正确性
。
Ｃ
循环冗余校验码
）
是一种常用
ＲＣ
３
（
的检测错误码
，
具有很强的检错能力
，
且编码器和
错误检测电路都比较容易实现
，
是一种比较适合
高速串行传输的编码方法
。
而
ＵＳＢ
是一种高速
；
收稿日期
：
修回日期
：
２０１１１０２１２０１１１１１４
－－－－
）
基金项目
：
中央高校基本科研业务费专项资金资助项目
（
２０１１ＨＧＺＬ０００１
，
作者简介
：
吴从中
（
男
，
安徽安庆人
，
合肥工业大学副教授
，
硕士生导师
．１９６５－
）
第
５
期吴从中
，
等
：
ＵＳＢ３．０
头包信息中
ＣＲＣ１６
的
Ｖｅｒｉｌｏ
－
ｇ
实现
６３３
１
ＣＲＣ
基本思想及头包结构
１．１
ＣＲＣ
基本思想
是数据通信领域中最
ＣＲＣ
即循环冗余校验
，
常用的一种差错校验码
，
其特征是信息字段和校
验字码字段的长度可任意选定
。
利用
ＣＲＣ
进行
在发送端根据要传送的
ｋ
位二进制码序列
，
检测
，
以一定的规则产生一个校验用的
ｒ
位监督码
（，
附在原始信息后面
，
构成一个新的
ｋ
＋ＣＲＣ
码
）
ｒ
位二进制码序列
。
［］
在接收端
，
根据信息码和
ＣＲＣ
４
码之间所遵
路由选择
、
设备地址等相关信
ＵＳＢ３．０
包的类型
、
息
，
在主机和设备通信的过程中
，
为保证信息传输
的正确性
，
并且要满足
Ｕ
本文采
ＳＢ３．０
传输速度
，
［］
能满足准确性和时序用并行的
ＣＲＣ
５
计算方法
，
要求
。
２
ＣＲＣ１６
电路实现
－
ＵＳＢ３．０
协议中规定
，
ＣＲＣ１６
的生成多项式
－
１６１２３
为
１
即
Ｇ
（
６′ｈ１００Ｂ
，
ｘ
）
＝
ｘ
＋
ｘ
＋
ｘ
＋
ｘ
＋１
。
模
块在被初始化后余数寄存器里面的数必须是
并且在开始每个字节计算的顺序为
１６′ｈＦＦＦＦ
，
０
～
７
字节
。
根据协议要求设计实现电路
，
如图
３
所示
。
循的规则进行检验
，
以确定传送中数据是否出错
与完整
。
１．２
ＵＳＢ３．０
头包结构
设备和主机之间通过
ＵＳＢ３．０
通信系统中
，
ＣＲＣ１６
保证数据传输的正确性
。
主机和设备通
－
信的最小单位是包
，
其中头包属于包的一部分
，
ＣＲＣ１６
就是用来保证头包信息的正确性
。
头包
－
长度是
１
包括
１４
个字节
，
２
个字节的头信息和
２
。
头包结构如图
１
所示
。
个字节的
ＣＲＣ１６
－
图
３
ＣＲＣ１６
码的并行实现框图
－
串行数据首先需要进行串并转换
，
将转换后
的数据放寄存器中
。
将并行数据通过
ＣＲＣ１６
并
－
运算电路加入控制信号
，
控制信号决行运算电路
，
定并行运算电路的开和关
。
因为头包结构含有
每次处理都是以字节为单位来处理
，
１２
个字节
，
后面字节的运算结果与前面计算的结果具有相关
性
，
所以需要一个余数寄存器将每次运算的
ＣＲＣ１６
结果保存起来
。
最后根据
ＵＳＢ３．０
协议
－
故在电路的输出端设置规定结果需要反向输出
，
了一个反相器
。
图
１
头包结构
、
主机和设备通信中的链路管理包
（
事
ＬＭＰ
）
、、
务包
（
数据包
（
同步时间戳包
（
中
ＴＰ
）
ＤＰ
）
ＩＴＰ
）
都需要对其头包信息的
Ｃ
以
ＲＣ１６
进行计算
，
－
其结构如图
２
所示
。
ＥＲＤＹ
事务包为例
，
３
ＣＲＣ１６
算法模块的
Ｖｅｒｉｌｏ
－
ｇ
实现
３．１
ＣＲＣ１６
模块的端口定义
－
模块的接口信号见表
１
所列
。
表
１
接口信号
端
口
ｕ３０ｄｃｃｌｋ
－
ｓ
ｕ３０ｄｃｒｓｔｎ
－
ｓ
ｃｒｃ１６
－
ｓｋ
ｐ
ｃｒｃ１６
－
ｅｎ
ｃｒｃ１６
－
ｏｓ
［］
ｃｒｃ１６
－
ｄａｔ３１
：
０
［］
ｃｒｃ１６
－
ｒｓｄ１５
：
０
方向
ｉｎ
ｕｔ
ｐ
ｉｎ
ｕｔ
ｐ
ｉｎｕｔ
ｐ
ｉｎ
ｕｔ
ｐ
ｉｎ
ｕｔ
ｐ
ｉｎｕｔ
ｐ
描
述
时钟信号
，
上升沿触发
低电平复位
保持信号
输入数据有效
ＣＲＣ
输出信号采样使能
输入数据
图
２
ＥＲＤＹ
事务包结构
ｏｕｔｕｔＲＣ１６
输出结果
Ｃ
－
ｐ
链路管理包
、
事务包
、
数据包的头包和同步时
间戳包的结构与
Ｅ
都是
ＲＤＹ
事务包的结构一样
，
由
１
实质上就是计算
ＤＷＯ２
个字节组成
，
ＲＤ０
、
ＤＷＯＲＤ１
、
ＤＷＯＲＤ２
的
ＣＲＣ
码
。
头包中包括
］
６－８
，
该模块采用同步设计
［
低电平信号异步
复位
，
ｃｒｃ１６ｎ
、
ｃ１６ｋｒｃｓ
都属于
ＣＲＣ
－
ｐ
和
ｃ
－
ｅ
－
ｓ
－
ｏ
１６
的控制信号
。
６３４
３．２
算法实现过程
自然科学版
）
合肥工业大学学报
（
第
３５
卷
３．２．１
循环冗余码
ＣＲＣ１６
的逻辑原理
－
循环冗余码
ＣＲＣ１６
的逻辑原理如图
４
所
－
示
，
图中以
０
～
１
为循环余数的
５
表示的中间结果
，
二进制补码
，
最后通过反相器得到
ＣＲＣ１６
的循
－
环冗余码
。
图
５
ＣＲＣ１６
时序控制图
－
（
１
）
低电平复位后
，
ｃｒｃ１６ｓｄ
就等于
－
ｒ
１６′ｈＦＦＦＦ
；
（）
复位信号无效
，
如果
ｃ
则
２ｒｃ１６ｋ
ｐ
＝１
，
－
ｓ
，
余数寄存器
；
ｃｒｃ１６ｓｄｒｃ１６ｓｄ
＜
＝ｃ
－
ｒ
－
ｒ
（）
如果
ｃ
表示
３ｒｃ１６ｋｃｒｃ１６ｎ＝１
，
ｐ
＝０
，
－
ｓ
－
ｅ
此时输入数据有效
；
如果
ｃ
则
ｃｒｃ１６ｓ＝１
，
ｒｃ１６
－
ｏ
－
！
ｃ
，！
ｃ
，！
ｒｓｄ
＜
＝
｛
ｒｃ１６ａｌ
［
０
］
ｒｃ１６
－
ｃａｌ
［
１
］
－
ｃ
［］，！
ｃ
［，！
ｃ
［，！
ｃｒｃ１６ａｌ２ｒｃ１６ａｌ３
］
ｒｃ１６ａｌ４
］
－
ｃ
－
ｃ
－
ｃ
［］，！
ｃ
［，！［，！
ｃｒｃ１６ａｌ５ｒｃ１６ａｌ６
］
ｃｒｃ１６ａｌ７
］
－
ｃ
－
ｃ
－
ｃ
图
４
ＣＲＣ１６
逻辑原理图
－
，！
ｃ
，！
ｃｃｒｃ１６ａｌ
［
８
］
ｒｃ１６ａｌ
［
９
］
ｒｃ１６ａｌ
－
ｃ
－
ｃ
－
ｃ
［，！
ｃ
，！，！
１０
］
ｒｃ１６
－
ｃａｌ
［
１１
］
ｃｒｃ１６ａｌ
［
１２
］
－
ｃ
，！
ｃｃｒｃ１６ａｌ
［
１３
！
ｃｒｃ１６ａｌ
［
１４
］
ｒｃ１６ａｌ
－
ｃ
－
ｃ
－
ｃ
［］｝）。
１５
（）
如果
ｃ
则
ｃ４ｒｃ１６ｓ＝０
，
ｒｃ１６ｓｄ
＜
＝
－
ｏ
－
ｒ
。
ｃｒｃ１６ａｌ
－
ｃ
）
其他情况下
，（
５ｃｒｃ１６ｓｄ
＜
＝１６′ｈＦＦＦＦ
。
－
ｒ
３．２．２
循环冗余码
ＣＲＣ１６
的计算方法
－
（
对应的
ＤＣ０
～
Ｃ１５０
～
１５
）
－
型触发器的状态
为
Ｒ
并
０
～
Ｒ１５
，
ＣＲＣ１６
的输入字节为
Ｄ０
～
Ｄ７
，
－
可以得到如下双字根据
ＣＲＣ１６
的计算规则
，
－
ＣＲＣ１６
并联计算的逻辑表达式
：
－
）；
Ｃ０＝
！
Ｒ１５＝
！（
Ｒ７＾Ｒ１１＾Ｒ１５＾Ｄ０＾Ｄ４
）；
Ｃ１＝
！
Ｒ１４＝
！（
Ｒ６＾Ｒ１０＾Ｒ１４＾Ｄ１＾Ｄ５
）；
Ｃ２＝
！
Ｒ１３＝
！（
Ｒ５＾Ｒ９＾Ｒ１３＾Ｄ２＾Ｄ６
）；
Ｃ３＝
！
Ｒ１２＝
！（
Ｒ４＾Ｒ８＾Ｒ１２＾Ｄ３＾Ｄ７
Ｃ４＝
！
Ｒ１１＝
！
Ｒ３
；
）；
Ｃ５＝
！
Ｒ１０＝
！（
Ｒ２＾Ｒ１５＾Ｄ０
）；
Ｃ６＝
！
Ｒ９＝
！（
Ｒ１＾Ｒ１４＾Ｄ１
）；
Ｃ７＝
！
Ｒ８＝
！（
Ｒ０＾Ｒ１５＾Ｄ０＾Ｒ１３＾Ｄ２
）；
Ｃ８＝
！
Ｒ７＝
！（
Ｒ１５＾Ｄ０＾Ｒ１４＾Ｄ１＾Ｒ１２＾Ｄ３
）；
Ｃ９＝
！
Ｒ６＝
！（
Ｒ１４＾Ｄ１＾Ｒ１３＾Ｄ２＾Ｒ１１＾Ｒ１５＾Ｄ０＾Ｄ４
）；
Ｃ１０＝
！
Ｒ５＝
！（
Ｒ１３＾Ｄ２＾Ｒ１２＾Ｄ３＾Ｒ１０＾Ｒ１４＾Ｄ１＾Ｄ５
Ｃ１１＝
！
Ｒ４＝
！（
Ｒ１２＾Ｄ３＾Ｒ１１＾Ｒ１５＾Ｄ０＾Ｄ４＾Ｒ９＾
）；
Ｒ１３＾Ｄ２＾Ｄ６
Ｃ１２＝
！
Ｒ３＝
！（
Ｒ１１＾Ｒ１５＾Ｄ０＾Ｄ４＾Ｒ１０＾Ｒ１４＾Ｄ１＾Ｄ５＾Ｒ８＾
）；
Ｒ１２＾Ｄ３＾Ｄ７
）；
Ｃ１３＝
！
Ｒ２＝
！（
Ｒ１０＾Ｒ１４＾Ｄ１＾Ｄ５＾Ｒ９＾Ｒ１３＾Ｄ２＾Ｄ６
）；
Ｃ１４＝
！
Ｒ１＝
！（
Ｒ９＾Ｒ１３＾Ｄ２＾Ｄ６＾Ｒ８＾Ｒ１２＾Ｄ３＾Ｄ７
４
测试方法及仿真结果
根据
ＵＳＢ３．０ｓｅｃ
协议中的数据帧校验样本
ｐ
所给出的测试样本
，
对设计进行测试
，
如图
６
所示
。
ＥＲＤＹ
事务包中有
３
个双字
：
；
第
１
个双字为
ＤＷＯＲＤ０＝１６′ｈ０２００００４
；
第
２
个双字为
ＤＷＯＲＤ１＝１６′ｈ０００１０００３
。
第
３
个双字为
ＤＷＯＲＤ２＝１６′ｈ００００００００
电路复位之后
，
在时钟的下降沿依次输入
每个数据保持
ＤＷＯＲＤ０
、
ＤＷＯＲＤ１
、
ＤＷＯＲＤ２
，
１
个时钟
。
信号
ｃｒｃ１６ｎ
在
ＤＷＯＲＤ０
输入时刻
－
ｅ
置高电平
，
保持到
ＤＷＯ
在时钟上升
ＲＤ２
无效时
，
沿拉为低电平
。
ｃ
表示输入的数据
ｒｃ１６ｎ
置高
，
－
ｅ
位需要计算
ＣＲＣ１６
的数据
。
ｃｒｃ１６ｓ
在
－
－
ｏ
保持
１
个时钟
。
当
ＤＷＯＲＤ２
输入时候置高
，
电路在时钟上升沿对
ｃｒｃ１６ｓ
为高电平时
，
－
ｏ
输出
ＣＣＲＣ１６
运算结果进行采样
，
ＲＣ１６
的运算
－－
。
在
Ｑ
结果
，
即
ｃｒｃ１６ｓｄｕａｒｔｕｓ
中
Ｗａｖｅｆｏｒｍ
根
－
ｒ
据时序输入数据帧校验样本数据
，
其仿真结果如
图
７
所示
。
）。
Ｃ１５＝
！
Ｒ０＝
！（
Ｒ８＾Ｒ１２＾Ｄ３＾Ｄ７
３．２．３
循环冗余码时序控制
实现时序控制如图
５
所示
。
第
５
期吴从中
，
等
：
ＵＳＢ３．０
头包信息中
ＣＲＣ１６
的
Ｖｅｒｉｌｏ
－
ｇ
实现
６３５
图
６
数据帧校验样本
图
７
在
Ｑｕａｒｔｕｓ
中仿真结果
ｃｒｃ１６ｓｄ
的值为
１６′ｈＦＦＦＦ
。
电路复位后
，
－
ｒ
输入数据
３２′ｈ０２０００００４
和
３２′ｈ０００１０００３
的计算
结果分别为
１
结果被存入
６′ｈ１ＦＤ０
为
１６′ｈ８Ｆ４Ｅ
，
余数寄存器中
。
输出结果在
ｃｒｃ１６ｓ
为高电平的时候进行
－
ｏ
最终输出结果为
１
即为头包输出采样
，
６′ｈ８Ｆ４Ｅ
，
ＣＲＣ１６
的计算结果
。
其结果与
ＵＳＢ３．０
协议中
－
的样本数据结果完全一致
，
说明该设计方法是有
符合
Ｕ
效的
，
ＳＢ３．０
协议的计算要求
。
［
参
考
文
献
］
［，
１
］
ｎｉｖｅｒｓａｌｓｅｒｉａｌｂｕｓ３．０ｓｅｃｉｆｉｃａｔｉｏｎＲｅｖｉｓｉｏｎ１．０
，
２００８
Ｕ
ｐ
［］
Ｓ．
［］，
２ｎｉｖｅｒｓａｌｓｅｒｉａｌｂｕｓ２．０ｓｅｃｉｆｉｃａｔｉｏｎＲｅｖｉｓｉｏｎ２．０
，
２０００
Ｕ
ｐ
［］
Ｓ．
［］］
３ＲＣ
算法分析与实现
［
Ｊ．
微计算机信息
，
马吉明
．
字节型
Ｃ
（）：
２００６
，
２２３３２－３．
－
［］］
４Ｊ．
微电子学与
蒋安平
．
循环冗余校验码的硬件并行实现
［
（）：
计算机
，
２００７
，
２４２１０７－１０９．
［］
陈晓莉
．
基于
Ｕ５ＳＢ
的
ＣＲＣ
算法及其
ＶＨＤＬ
实现
张俊涛
，
［］（）：
Ｊ．
微计算机信息
，
２００７
，
２３５２８９－２９０．
［］
６ｅｒｉｌｏＨＤＬ
设计技术
夏宇闻
．
复杂数字电路与系统的
Ｖ
ｇ
［
Ｍ
］
．
北京
：
北京航空航天大学出版社
，
２００２
：
２６－４５．
［］
面向
Ｕ７ＳＢ
应用的
ＣＲＣ
编解码电路的设计与实现
张德云
．
［］：
自然科学版
，
２Ｊ．
合肥工业大学学报
：
００５
，
２８
（
３
）
２９２－２９５．
［］
于
冰
，
程
颖
．
基于数据可靠性的
Ｕ８ＳＢ
接口硬件
沈
健
，
］
设计及实现
［
自然科学版
，
Ｊ．
合肥工业大学学报
：
２００７
，
（）：
３０８９９９－１００２．
５
结束语
该
ＣＲＣ１６
实现方法完全能满足
ＵＳＢ３．０
头
－
能够用于设计包
ＣＲＣ１６
的正确性和时序要求
，
－
同时也能应用在
ＵＳＢ３．０
控制器中包组建模块
，
搭建测试平台时包的检测模块中
，
计算主机接收
，
到的头包文件的
Ｃ
然后与头包中的
ＣＲＣ１６ＲＣ
－－
如果一致
，
说明头包文件传输正确
，
否则
１６
比较
，
错误
。
虽然该设计方法面向
ＵＳＢ３．０
头包中的
通过改变端口信号的控制性能
，
也
ＣＲＣ１６
计算
，
－
能用于其他方面的设计
。
（
责任编辑
吕
杰
）