2024年5月4日发(作者：芒静和)
生物医学工程研究
2008,27
(
4
)
:240
～
242
JournalofBiomedicalEngineeringResearch
基于
AD9228
的超声数据采集电路的设计
李粤得
,
张雷刚
,
余胜康
,
彭虎
△
(
中国科学技术大学电子科学与技术系
,
合肥
230027)
3
摘要:介绍了数字超声成像系统中数据采集电路的设计方案和功能特性。该电路以ADI公司的高速AΠ
D转换芯片AD9228为基础,可以实现最高达65MSPS的模数转换速率,并使用FPGA实现LVDS信号的电平
转换,以及串并转换,最后实现数字信号的并行输出。测试结果表明:该系统的12位数字化输出只在最后1
位有抖动,可满足实际设计要求。
关键词:超声成像;数据采集;高速AΠD转换;LVDS信号;串并转换
中图分类号:R318 文献标识码:A 文章编号:167226278
(
2008
)
TheDesignofUltrasonicDataAcquisitionCircuitsbasedonAD9228
LIYuede,ZHANGLeigang,YUShengkang,PENGHu
(DepartmentofElectronicScienceandTechnology,UniversityofScienceandTechnologyofChina,Hefei230027,China)
Abstract:WedescignwasbasesonhighspeedA
Π
D
converterAD9228,ircuits,FPGAwasusedtoconvertLVDSdataintoLVCOMS
data,andconvertedserialdataintoparalleldata,stedthatonlythelastoneof
ultmeetsthedesignrequirements.
Keywords:Ultrasonicimaging;Dataacquisition;HighspeedA
Π
Dconverter;LVDSdata;Deserializer
1
引 言
随着计算机、现代信号处理技术的不断发展,超
声成像系统逐渐向全数字化方向发展。全数字超声
成像技术在接收前端将回波信号转变为数字量,通
过设计专用ASIC系统替代传统模拟处理电路,实现
信号的延迟、叠加及信号处理,使图像更清晰、更准
确,分辨率更高,提高了超声诊断设备的质量
[1]
。
AD9228是ADI公司针对全数字超声系统推出
的4通道单芯片模拟前端。其极高的集成度允许医
疗设备设计师将超声系统的信号通道尺寸减少
50%,电路板占用面积减少约40%,顺应了当今超
声仪器向小型化、便携式方向发展的趋势。同时,可
明显降低仪器的噪声,各项性能指标得到显著提高,
3基金项目
:
国家自然科学基金资助项目
(
60471057
)
。
△通信作者
Email:hpeng@;ydli@
在实现小型化的同时保证了图像的高质量,提高了
医学超声影像诊断的准确性。
2
AD9228
简介
2.1 AD9228的内部结构图
图1为AD9228芯片内部结构示意图。AD9228
主要由12位ADC,SPI接口,时钟、数据倍频器和参考
电压选择4个部分组成。四路的12位ADC完成最高
65MSPS的模数转换,并且采用低电压差分信号
(LVDS)输出。SPI接口可以控制AΠD的位数选择,通
道选择,时钟频率和数据序列的选择以及输出数据的
分辨率。倍频器可以自动地加倍采样时钟频率以匹
配输出的LVDS数据速率,如DCO和FCO时钟输出。
参考电压选择部分可以选择ADC是否需要参考电压
第
4
期 李粤得
,
等
:
基于
AD9228
的超声数据采集电路的设计
241
以及参考电压输入的大小。AD9228采用1.8V电压供
电,模拟输入信号的幅度范围是2Vp-p。
图
1
AD9228
芯片内部结构示意图
Fig1
TheinternalstructureofAD9228
2.2 AD9228的工作原理
AD9228的体系结构由一个流水线模数转换器
构成,共分为三个阶段:第一阶段是42bit,第二阶段
是8个1.5-bit,最后是一个32bit的flash。为了纠
正前一阶段出现的闪烁错误,每一个阶段都提供足
够的重叠。通过数字矫正逻辑,每一个阶段的量化
输出最终合并为122bit的输出。该流水线体系结构
允许第一阶段有一个新的样本输入,而其余阶段则
只能使用前一个样本。采样过程是由时钟的上升沿
触发的。
流水线的每一阶段都包括一个低分辨率的
flashADC,以及与之相连接的开关电容DAC和中间
余数放大器
(
如乘法数模转换器
(
MDAC
))
。余数放
大器放大重构DAC输出和闪烁输入之间的差额,用
作流水线的下一阶段。为了便于数字校正闪烁错
误,在每一阶段设定了12bit的冗余量。最后一个阶
段只包含了一个flashADC。
输出阶段模块包括数据排列,错误纠正和输出
数据到输出缓冲器。最后数据串行化并由帧时钟和
数据时钟校准。
3
AD9228
应用
3.1 AD9228与模拟电路的接口
AD9228的模拟输入的最佳形式是采用模拟差
动输入。将AD9228应用于超声医疗仪器的的电路
设计中,信噪比是一个比较关键的参数。差动变压
器耦合是一个比较理想的模拟信号输入方式,因为
大多数放大器的噪声参数都不能实现AD9228的最
佳工作效果。
图2为AD9228的模拟信号差动输入接口,图中
的旁路电容值决定于输入信号的频率,在一定条件
下电容值可以减小或者不需要电容。
图
2
AD9228
的模拟信号差动输入接口
Fig2
DifferentialanalogsignalinputinterfaceofAD9228
图3为AD9228的时钟差动输入接口。单端信
号通过射频变压器转化为差分信号,形成低抖动的
时钟源。次级反接的肖特基二极管对将输入
AD9228差分时钟的幅度限制在大约0.8Vp2p的范
围。这有助于防止时钟信号从输入到AD9228的其
他部分出现大的电压抖动,而且这样还保留了时钟
上升沿和下降沿时间短的特点,这对于低抖动的时
钟特性都发挥着及其重要的作用。
图
3
AD9228
的时钟差动输入接口
Fig3
DifferentialclocksignalinputinterfaceofAD9228
3.2 AD9228输出与FPGA的接口
AD9228的输出数据和时钟信号都是LVDS格
式。因为在低电压,差分信号能在差分PCB线对数
以几百MSPS的速度传输,其低压幅和低电流驱动
输出实现了低噪声和低功耗,差分信号还具有良好
的抗噪特性
[2]
。因此,在FPGA接收数据和时钟信
号时,需要考虑差分信号的连接问题,我们选用了
XILINX公司的spartan-3系列FPGA,此款FPGA拥
有多对差分IΠO引脚对,可以匹配8种不同的差分
标准,包括LVDS。因此只要将差分信号线直接与
FPGA的差分引脚对相连,后续转换电路通过VHDL
编程调用内部逻辑模块完成即可。
3.3 LVDS电平变换及串并转换
LVDS信号总线在信号传输过程中有许多优点,
生物医学工程研究 第
27
卷
242
图
4
AD9228
与
FPGA
的连接图
Fig4
TheconnectionofAD9228andFPGA
但是后级信号的存储需要信号是并行的,所以要对
AD9228输出的LVDS信号做串并转换。串并转换
过程用XILINX公司的spartan23系列FPGA实现。
通过VHDL程序实现信号格式的转变和串并信号的
转换,图5所示为VHDL串并转换程序功能框图。
AΠD转换后的差分数字信号先转化为TTL或者
CMOS电平,包括数据信号和时钟信号,然后将12
位串行数据,根据FCO时钟的上升沿和下降沿分为
两组数据,每一组数据都有六位数据,分别对六位数
据做串转并处理,即分别将两组数据信号送入以
DCO为时钟的两组级联D触发器,每组D触发器都
由6个D触发器级联而成。然后每隔一个FCO时
钟,从这12个D触发器的输出引出12位同步的数
据信号,即最后的12位的并行输出信号。
图
5
VHDL
串并转换程序功能框图
Fig5
ThefunctionblockdiagramofDeserializerprogram
现在举例说明XILINX公司的spartan23系列
FPGA
实现的
LVDS
信号的转化。如下为时钟输入
模块,verilog语言的描述如下:
IBUFGDSLVDS33lvdsdcoibufg
(
.I
(
dco
p
)
,.IB
(
dcon
)
,.O
(
dco
))
;
IBUFGDSLVDS33lvdsframeibufg
(
.I
(
fco
p),.IB(fcon),.O(framein));
如下为数据输入模块,verilog语言的描述如下:
IBUFDSLVDS33lvdsdataibufa
(
.I
(
din
ap),.IB(dinan),.O(dataa));
IBUFDSLVDS33lvdsdataibufb
(
.I
(
din
bp
)
,.IB
(
dinbn
)
,.O
(
datab
))
;
IBUFDSLVDS33lvdsdataibufc
(
.I
(
din
cp),.IB(dincn),.O(datac));
IBUFDSLVDS33lvdsdataibufd
(
.I
(
din
dp
)
,.IB
(
dindn
)
,.O
(
datad
))
;
上述模块都是spartan23系列FPGA内部自动生
成的,直接调用即可。输入为差分信号的正负极,输
出直接转化为LVCOMS信号电平
[3]
。
4
电路调式
电路调试部分主要是通过SPI接口编程重新设
置AD9228的内部寄存器值和对AD9228的特殊功
能引脚设置不同的值,以改变其功能特性,然后通过
检测输出的外部数据来判断电路的工作状态。
电路板焊接完成,AD9228接入电源,接入CLK
信号,输入悬空,但是CSB引脚与AVDD相接,即
CSB处于高电平状态,然后再将SCLKΠDTP复用引脚
与AVDD相连,此时AD9228处于测试状态,输出结
果应该为1,同时FOC的频率应该与
CLK输入时钟频率大小相同,而DCO为CLK时钟频
率的六倍。我们用示波器测试经FPGA转化后的输
出信号,显示结果和预期的一样,表明AD9228和
FPGA工作正常。
5
总结
我们介绍了数字超声成像系统中数据采集电路
的设计。AD9228芯片较好地实现了高速AΠD转换
功能。该电路系统还实现了对AD9228的低电压差
分信号
(
LVDS
)
输出的电平变化和解串功能,并最终
输出12位并行的TTL数据。
参考文献
:
[1]
唐昱
,
彭虎
.
超声骨密度测量系统的设计
[J].
生物医学工程研
究
,2006,25
(
4
)
:224-232.
[2]
宋光德
,
胡宏波
.
一种基于
FPGA
的
A
超数字式探伤系统的研究
[J].
电子技术应用
,2003(10):29-31.
[3]
孙航
.Xilinx
可编程逻辑器件的高级应用和设计技巧
[M].
北京
:
电子工业出版社
,2004.
(
收稿日期
:2008-09-23
)
2024年5月4日发(作者：芒静和)
生物医学工程研究
2008,27
(
4
)
:240
～
242
JournalofBiomedicalEngineeringResearch
基于
AD9228
的超声数据采集电路的设计
李粤得
,
张雷刚
,
余胜康
,
彭虎
△
(
中国科学技术大学电子科学与技术系
,
合肥
230027)
3
摘要:介绍了数字超声成像系统中数据采集电路的设计方案和功能特性。该电路以ADI公司的高速AΠ
D转换芯片AD9228为基础,可以实现最高达65MSPS的模数转换速率,并使用FPGA实现LVDS信号的电平
转换,以及串并转换,最后实现数字信号的并行输出。测试结果表明:该系统的12位数字化输出只在最后1
位有抖动,可满足实际设计要求。
关键词:超声成像;数据采集;高速AΠD转换;LVDS信号;串并转换
中图分类号:R318 文献标识码:A 文章编号:167226278
(
2008
)
TheDesignofUltrasonicDataAcquisitionCircuitsbasedonAD9228
LIYuede,ZHANGLeigang,YUShengkang,PENGHu
(DepartmentofElectronicScienceandTechnology,UniversityofScienceandTechnologyofChina,Hefei230027,China)
Abstract:WedescignwasbasesonhighspeedA
Π
D
converterAD9228,ircuits,FPGAwasusedtoconvertLVDSdataintoLVCOMS
data,andconvertedserialdataintoparalleldata,stedthatonlythelastoneof
ultmeetsthedesignrequirements.
Keywords:Ultrasonicimaging;Dataacquisition;HighspeedA
Π
Dconverter;LVDSdata;Deserializer
1
引 言
随着计算机、现代信号处理技术的不断发展,超
声成像系统逐渐向全数字化方向发展。全数字超声
成像技术在接收前端将回波信号转变为数字量,通
过设计专用ASIC系统替代传统模拟处理电路,实现
信号的延迟、叠加及信号处理,使图像更清晰、更准
确,分辨率更高,提高了超声诊断设备的质量
[1]
。
AD9228是ADI公司针对全数字超声系统推出
的4通道单芯片模拟前端。其极高的集成度允许医
疗设备设计师将超声系统的信号通道尺寸减少
50%,电路板占用面积减少约40%,顺应了当今超
声仪器向小型化、便携式方向发展的趋势。同时,可
明显降低仪器的噪声,各项性能指标得到显著提高,
3基金项目
:
国家自然科学基金资助项目
(
60471057
)
。
△通信作者
Email:hpeng@;ydli@
在实现小型化的同时保证了图像的高质量,提高了
医学超声影像诊断的准确性。
2
AD9228
简介
2.1 AD9228的内部结构图
图1为AD9228芯片内部结构示意图。AD9228
主要由12位ADC,SPI接口,时钟、数据倍频器和参考
电压选择4个部分组成。四路的12位ADC完成最高
65MSPS的模数转换,并且采用低电压差分信号
(LVDS)输出。SPI接口可以控制AΠD的位数选择,通
道选择,时钟频率和数据序列的选择以及输出数据的
分辨率。倍频器可以自动地加倍采样时钟频率以匹
配输出的LVDS数据速率,如DCO和FCO时钟输出。
参考电压选择部分可以选择ADC是否需要参考电压
第
4
期 李粤得
,
等
:
基于
AD9228
的超声数据采集电路的设计
241
以及参考电压输入的大小。AD9228采用1.8V电压供
电,模拟输入信号的幅度范围是2Vp-p。
图
1
AD9228
芯片内部结构示意图
Fig1
TheinternalstructureofAD9228
2.2 AD9228的工作原理
AD9228的体系结构由一个流水线模数转换器
构成,共分为三个阶段:第一阶段是42bit,第二阶段
是8个1.5-bit,最后是一个32bit的flash。为了纠
正前一阶段出现的闪烁错误,每一个阶段都提供足
够的重叠。通过数字矫正逻辑,每一个阶段的量化
输出最终合并为122bit的输出。该流水线体系结构
允许第一阶段有一个新的样本输入,而其余阶段则
只能使用前一个样本。采样过程是由时钟的上升沿
触发的。
流水线的每一阶段都包括一个低分辨率的
flashADC,以及与之相连接的开关电容DAC和中间
余数放大器
(
如乘法数模转换器
(
MDAC
))
。余数放
大器放大重构DAC输出和闪烁输入之间的差额,用
作流水线的下一阶段。为了便于数字校正闪烁错
误,在每一阶段设定了12bit的冗余量。最后一个阶
段只包含了一个flashADC。
输出阶段模块包括数据排列,错误纠正和输出
数据到输出缓冲器。最后数据串行化并由帧时钟和
数据时钟校准。
3
AD9228
应用
3.1 AD9228与模拟电路的接口
AD9228的模拟输入的最佳形式是采用模拟差
动输入。将AD9228应用于超声医疗仪器的的电路
设计中,信噪比是一个比较关键的参数。差动变压
器耦合是一个比较理想的模拟信号输入方式,因为
大多数放大器的噪声参数都不能实现AD9228的最
佳工作效果。
图2为AD9228的模拟信号差动输入接口,图中
的旁路电容值决定于输入信号的频率,在一定条件
下电容值可以减小或者不需要电容。
图
2
AD9228
的模拟信号差动输入接口
Fig2
DifferentialanalogsignalinputinterfaceofAD9228
图3为AD9228的时钟差动输入接口。单端信
号通过射频变压器转化为差分信号,形成低抖动的
时钟源。次级反接的肖特基二极管对将输入
AD9228差分时钟的幅度限制在大约0.8Vp2p的范
围。这有助于防止时钟信号从输入到AD9228的其
他部分出现大的电压抖动,而且这样还保留了时钟
上升沿和下降沿时间短的特点,这对于低抖动的时
钟特性都发挥着及其重要的作用。
图
3
AD9228
的时钟差动输入接口
Fig3
DifferentialclocksignalinputinterfaceofAD9228
3.2 AD9228输出与FPGA的接口
AD9228的输出数据和时钟信号都是LVDS格
式。因为在低电压,差分信号能在差分PCB线对数
以几百MSPS的速度传输,其低压幅和低电流驱动
输出实现了低噪声和低功耗,差分信号还具有良好
的抗噪特性
[2]
。因此,在FPGA接收数据和时钟信
号时,需要考虑差分信号的连接问题,我们选用了
XILINX公司的spartan-3系列FPGA,此款FPGA拥
有多对差分IΠO引脚对,可以匹配8种不同的差分
标准,包括LVDS。因此只要将差分信号线直接与
FPGA的差分引脚对相连,后续转换电路通过VHDL
编程调用内部逻辑模块完成即可。
3.3 LVDS电平变换及串并转换
LVDS信号总线在信号传输过程中有许多优点,
生物医学工程研究 第
27
卷
242
图
4
AD9228
与
FPGA
的连接图
Fig4
TheconnectionofAD9228andFPGA
但是后级信号的存储需要信号是并行的,所以要对
AD9228输出的LVDS信号做串并转换。串并转换
过程用XILINX公司的spartan23系列FPGA实现。
通过VHDL程序实现信号格式的转变和串并信号的
转换,图5所示为VHDL串并转换程序功能框图。
AΠD转换后的差分数字信号先转化为TTL或者
CMOS电平,包括数据信号和时钟信号,然后将12
位串行数据,根据FCO时钟的上升沿和下降沿分为
两组数据,每一组数据都有六位数据,分别对六位数
据做串转并处理,即分别将两组数据信号送入以
DCO为时钟的两组级联D触发器,每组D触发器都
由6个D触发器级联而成。然后每隔一个FCO时
钟,从这12个D触发器的输出引出12位同步的数
据信号,即最后的12位的并行输出信号。
图
5
VHDL
串并转换程序功能框图
Fig5
ThefunctionblockdiagramofDeserializerprogram
现在举例说明XILINX公司的spartan23系列
FPGA
实现的
LVDS
信号的转化。如下为时钟输入
模块,verilog语言的描述如下:
IBUFGDSLVDS33lvdsdcoibufg
(
.I
(
dco
p
)
,.IB
(
dcon
)
,.O
(
dco
))
;
IBUFGDSLVDS33lvdsframeibufg
(
.I
(
fco
p),.IB(fcon),.O(framein));
如下为数据输入模块,verilog语言的描述如下:
IBUFDSLVDS33lvdsdataibufa
(
.I
(
din
ap),.IB(dinan),.O(dataa));
IBUFDSLVDS33lvdsdataibufb
(
.I
(
din
bp
)
,.IB
(
dinbn
)
,.O
(
datab
))
;
IBUFDSLVDS33lvdsdataibufc
(
.I
(
din
cp),.IB(dincn),.O(datac));
IBUFDSLVDS33lvdsdataibufd
(
.I
(
din
dp
)
,.IB
(
dindn
)
,.O
(
datad
))
;
上述模块都是spartan23系列FPGA内部自动生
成的,直接调用即可。输入为差分信号的正负极,输
出直接转化为LVCOMS信号电平
[3]
。
4
电路调式
电路调试部分主要是通过SPI接口编程重新设
置AD9228的内部寄存器值和对AD9228的特殊功
能引脚设置不同的值,以改变其功能特性,然后通过
检测输出的外部数据来判断电路的工作状态。
电路板焊接完成,AD9228接入电源,接入CLK
信号,输入悬空,但是CSB引脚与AVDD相接,即
CSB处于高电平状态,然后再将SCLKΠDTP复用引脚
与AVDD相连,此时AD9228处于测试状态,输出结
果应该为1,同时FOC的频率应该与
CLK输入时钟频率大小相同,而DCO为CLK时钟频
率的六倍。我们用示波器测试经FPGA转化后的输
出信号,显示结果和预期的一样,表明AD9228和
FPGA工作正常。
5
总结
我们介绍了数字超声成像系统中数据采集电路
的设计。AD9228芯片较好地实现了高速AΠD转换
功能。该电路系统还实现了对AD9228的低电压差
分信号
(
LVDS
)
输出的电平变化和解串功能,并最终
输出12位并行的TTL数据。
参考文献
:
[1]
唐昱
,
彭虎
.
超声骨密度测量系统的设计
[J].
生物医学工程研
究
,2006,25
(
4
)
:224-232.
[2]
宋光德
,
胡宏波
.
一种基于
FPGA
的
A
超数字式探伤系统的研究
[J].
电子技术应用
,2003(10):29-31.
[3]
孙航
.Xilinx
可编程逻辑器件的高级应用和设计技巧
[M].
北京
:
电子工业出版社
,2004.
(
收稿日期
:2008-09-23
)