2024年5月20日发(作者：练永年)
高精度可编程波形发生器【1】AD9833中文资料
9833概述
AD9833是ADI公司生产的一款低功耗,可编程波形发生器,能够产生正弦波、三角波、方波
输出。波形发生器广泛应用于各种测量、激励和时域响应领域,AD9833无需外接元件,输出
频率和相位都可通过软件编程,易于调节,频率寄存器是28位的,主频时钟为25MHz时,精度为
0.1Hz,主频时钟为1MHz时,精度可以达到0.004Hz。可以通过3个串行接口将数据写入
AD9833,这3个串口的最高工作频率可以达到40MHz,易于与DSP和各种主流微控制器兼
容。AD9833的工作电压范围为2.3V－5.5V。AD9833还具有休眠功能,可使没被使用的部分
休眠,减少该部分的电流损耗,例如,若利用AD9833输出作为时钟源,就可以让DAC休眠,以减
小功耗,该电路采用10引脚MSOP型表面贴片封装,体积很小。AD9833的主要特点如下：●
频率和相位可数字编程;●工作电压为3V时,功耗仅为20mW;●输出频率范围为0MHz－
12.5MHz;●频率寄存器为28位（在25MHz的参考时钟下,精度为0.1Hz）;●可选择正弦波、三
角波、方波输出;●无需外界元件;●3线SPI接口;●温度范围为－40℃－＋105℃。2 AD9833
的结构及功能2.1 电路结构AD9833是一块完全集成的DDS（Direct Digital Frequency
Synthesis）电路,仅需要1个外部参考时钟、1个低精度电阻器和一个解耦电容器就能产生高
达12.5MHz的正弦波。除了产生射频信号外,该电路还广泛应外于各种调制解调方案。这些
方案全都用在数字领域,采用DSP技术能够把复杂的调制解调算法简化,而且很精确。
AD9833的内部电路主要有数控振荡器（NCO）、频率和相位调节器、Sine ROM、数模转
换器（DAC）、电压调整器,其功能框图如图1所示。
AD
933的核心是28位的相位累加器,它由加法器和相位寄存器组成,每来1个时钟,相位寄存器以
步长增加,相位寄存器的输出与相位控制字相加后输入到正弦查询表地址中。正弦查询表包
含1个周期正弦波的数字幅度信息,每个地址对应正弦波中0°－360°范围内的1个相位点。查
2022年3月23日；第1页共5页
询表把输入的地址相位信息映射成正弦波幅度的数字量信号,去DAC输出模拟量,相位寄存
器每经过228/M个MCLK时钟后回到初始状态,相应地正弦查询表经过一个循环回到初始位
置,这样就输出了一个正弦波。输出正弦波频率为：fOUT＝M（fMCLK/228） （1）其中,M
为频率控制字,由外部编程给定,其范围为0≤M≤228－1。VDD引脚为AD9833的模拟部分和
数字部分供电,供电电压为2.3V－5.5V。AD9833内部数字电路工作电压为2.5V,其板上的电
压调节器可以从VDD产生2.5V稳定电压,注意：若VDD小于等于2.7V,引脚CAP/2.5V应直
接连接至VDD。2.2 功能描述AD9833有3根串行接口线,与SPI、QSPI、MI－CROWIRE和
DSP接口标准兼容,在串口时钟SCLK的作用下,数据是以16位的方式加载到设备上,时序图
如图3所示,FSYNC引脚是使能引脚,电平触发方式,低电平有效。进行串行数据传输
时,FSYNC引脚必须置低,要注意FSYNC有效到SCLK下降沿的建立时间t7的最小值。
FSYNC置低后,在16个SCLK的下降沿数据被送到AD9833的输入移位寄存器,在第16个
SCLK的下降沿FSYNC可以被置高,但要注意在SCLK下降沿到FSYNC上升沿的数据保持
时间ts的最小和最大值。当然,也可以在FSYNC为低电平的时候,连续加载多个16位数据,仅
在最后一个数据的第16个SCLK的下降沿的时将FSYNC置高,最后要注意的是,写数据时
SCLK时钟为高低电平脉冲,但是,在FSYNC刚开始变为低时,（即将开始写数据时）,SCLK
必须为高电平（注意t11这个参数）。当AD9833初始化时,为了避免DAC产生虚假输
出,RESET必须置为1（RESET不会复位频率、相位和控制寄存器）,直到配置完毕,需要输
出时才将RESET置为0;RESET为0后的8－9个MCLK时钟周期可在DAC的输出端观察到
波形。AD9833写入数据到输出端得到响应,中间有一定的响应时间,每次给频率或相位寄存
器加载新的数据,都会有7－8个MCLK时钟周期的延时之后,输出端的波形才会产生改变,有
1个MCLK时钟周期的不确定性,因为数据加载到目的寄存器时,MCLK的上升沿位置不确
定。3 AD9833的引脚功能及时序AD9833的引脚排列如图2所示,各个引脚的功能描述见表
1。
2022年3月23日；第2页共5页
2024年5月20日发(作者：练永年)
高精度可编程波形发生器【1】AD9833中文资料
9833概述
AD9833是ADI公司生产的一款低功耗,可编程波形发生器,能够产生正弦波、三角波、方波
输出。波形发生器广泛应用于各种测量、激励和时域响应领域,AD9833无需外接元件,输出
频率和相位都可通过软件编程,易于调节,频率寄存器是28位的,主频时钟为25MHz时,精度为
0.1Hz,主频时钟为1MHz时,精度可以达到0.004Hz。可以通过3个串行接口将数据写入
AD9833,这3个串口的最高工作频率可以达到40MHz,易于与DSP和各种主流微控制器兼
容。AD9833的工作电压范围为2.3V－5.5V。AD9833还具有休眠功能,可使没被使用的部分
休眠,减少该部分的电流损耗,例如,若利用AD9833输出作为时钟源,就可以让DAC休眠,以减
小功耗,该电路采用10引脚MSOP型表面贴片封装,体积很小。AD9833的主要特点如下：●
频率和相位可数字编程;●工作电压为3V时,功耗仅为20mW;●输出频率范围为0MHz－
12.5MHz;●频率寄存器为28位（在25MHz的参考时钟下,精度为0.1Hz）;●可选择正弦波、三
角波、方波输出;●无需外界元件;●3线SPI接口;●温度范围为－40℃－＋105℃。2 AD9833
的结构及功能2.1 电路结构AD9833是一块完全集成的DDS（Direct Digital Frequency
Synthesis）电路,仅需要1个外部参考时钟、1个低精度电阻器和一个解耦电容器就能产生高
达12.5MHz的正弦波。除了产生射频信号外,该电路还广泛应外于各种调制解调方案。这些
方案全都用在数字领域,采用DSP技术能够把复杂的调制解调算法简化,而且很精确。
AD9833的内部电路主要有数控振荡器（NCO）、频率和相位调节器、Sine ROM、数模转
换器（DAC）、电压调整器,其功能框图如图1所示。
AD
933的核心是28位的相位累加器,它由加法器和相位寄存器组成,每来1个时钟,相位寄存器以
步长增加,相位寄存器的输出与相位控制字相加后输入到正弦查询表地址中。正弦查询表包
含1个周期正弦波的数字幅度信息,每个地址对应正弦波中0°－360°范围内的1个相位点。查
2022年3月23日；第1页共5页
询表把输入的地址相位信息映射成正弦波幅度的数字量信号,去DAC输出模拟量,相位寄存
器每经过228/M个MCLK时钟后回到初始状态,相应地正弦查询表经过一个循环回到初始位
置,这样就输出了一个正弦波。输出正弦波频率为：fOUT＝M（fMCLK/228） （1）其中,M
为频率控制字,由外部编程给定,其范围为0≤M≤228－1。VDD引脚为AD9833的模拟部分和
数字部分供电,供电电压为2.3V－5.5V。AD9833内部数字电路工作电压为2.5V,其板上的电
压调节器可以从VDD产生2.5V稳定电压,注意：若VDD小于等于2.7V,引脚CAP/2.5V应直
接连接至VDD。2.2 功能描述AD9833有3根串行接口线,与SPI、QSPI、MI－CROWIRE和
DSP接口标准兼容,在串口时钟SCLK的作用下,数据是以16位的方式加载到设备上,时序图
如图3所示,FSYNC引脚是使能引脚,电平触发方式,低电平有效。进行串行数据传输
时,FSYNC引脚必须置低,要注意FSYNC有效到SCLK下降沿的建立时间t7的最小值。
FSYNC置低后,在16个SCLK的下降沿数据被送到AD9833的输入移位寄存器,在第16个
SCLK的下降沿FSYNC可以被置高,但要注意在SCLK下降沿到FSYNC上升沿的数据保持
时间ts的最小和最大值。当然,也可以在FSYNC为低电平的时候,连续加载多个16位数据,仅
在最后一个数据的第16个SCLK的下降沿的时将FSYNC置高,最后要注意的是,写数据时
SCLK时钟为高低电平脉冲,但是,在FSYNC刚开始变为低时,（即将开始写数据时）,SCLK
必须为高电平（注意t11这个参数）。当AD9833初始化时,为了避免DAC产生虚假输
出,RESET必须置为1（RESET不会复位频率、相位和控制寄存器）,直到配置完毕,需要输
出时才将RESET置为0;RESET为0后的8－9个MCLK时钟周期可在DAC的输出端观察到
波形。AD9833写入数据到输出端得到响应,中间有一定的响应时间,每次给频率或相位寄存
器加载新的数据,都会有7－8个MCLK时钟周期的延时之后,输出端的波形才会产生改变,有
1个MCLK时钟周期的不确定性,因为数据加载到目的寄存器时,MCLK的上升沿位置不确
定。3 AD9833的引脚功能及时序AD9833的引脚排列如图2所示,各个引脚的功能描述见表
1。
2022年3月23日；第2页共5页