xmos声卡 HiFi Audio规格说明手册-USB迷|专注于互联网分享

2024年8月27日发(作者：肥溪澈)

HiFi Audio

规格说明手册

1. 模块规格说明...........................................................................................................1

1.1 HiFi声卡模块...........................................................................................................1

1.1.1 引脚分布...........................................................................................................1

1.1.2 尺寸大小...........................................................................................................3

1.2 HiFi声卡芯片...........................................................................................................4

1.2.1 引脚分布...........................................................................................................4

1.2.2 尺寸大小...........................................................................................................7

2. 接口说明...................................................................................................................8

2.1

2.2

时序要求...................................................................................................................8

功能...........................................................................................................................9

2.2.9

2.2.10

2.2..10

2.2.11

功能复用问题.........................................................................................................12

3.1.1 PCM和.12

3.1.2 USB和SPDIF输入..........................................................................................12

3.1.3 启动模式组合.................................................................................................12

3. 使用须知.................................................................................................................12

3.1

HiFi Audio

规格说明手册

1. 模块规格说明

1.1 HiFi声卡模块

采用HiFi声卡模块进行设计，不仅解决了对原理图和PCB的完整性设计难题，同时也

降低了对音频信号的干扰，而且还可以避免BGA芯片因贴片不良接触的而导致的损失问题，

从而可以加速产品的快速开发和生产。

1.1.1 引脚分布

HiFi声卡模块的引脚分布图如图1.1所示。该模块上拥有40个引脚，并支持了以上所有

的功能特点。支持THT和SMT两种封装，方便用户安装使用。

图1.1 模块引脚分布图

HiFi声卡模块的引脚分配和说明如表1.1所示。

表1.1 芯片数字信号引脚

管脚号信号名称功能属性说明

5V电源输入，可用USB直接提供。电

1 VCC5.0V 5V P

流驱动能力不小于110mA，整体功耗在

300mW左右

2 GND

地

信号地

I2S_ADC0 I2S I

I2S的数据输入通道0

SI2C_SCL I2C I

I2C从机的时钟信号

nSTREAM

INT

nUAC

DEVICE

模式选择

中断

模式选择

音频数据流指示。低电平表示有数据流

寄存器中断引脚，高电平表示产生中断

USB类。低电平为1.0；高电平为2.0，

保留功能

播放设备。低电平为iOS/Android；

高电平为PC

PLL_LOCK PLL I

PLL锁定时钟输入，保留功能

6 BOOT2

模式选择

启动模式组合2

管脚号信号名称功能属性说明

HiFi Audio

规格说明手册

6 MSPI_SCK SPI O

SPI主机的时钟信号

BOOT1

模式选择

启动模式组合1

MSPI_nCS SPI O

SPI主机的片选信号

MI2C_SDA I2C I/O

I2C主机的数据信号

MSPI_MISO SPI I

SPI主机的数据输入信号

MI2C_SCL I2C O

I2C主机的时钟信号

MSPI_MOSI SPI O

SPI主机的数据输出信号

SPI_nCS_SEL

nUPGRADE

模式选择

SPI Flash使能。低电平使能访问SPI

Flash；高电平禁能访问SPI Flash

设备固件升级指示。低电平表示固件升

级中；高电平表示没有固件升级

USB枚举。低电平表示枚举成功

11 nUSB_ENUM

模式选择

13 DAC_MCLK_OUT I2S

nSAMPLE_384KHz

nDOP512

nSAMPLE_352.8KHz

nDOP256

nSAMPLE_192KHz

nDOP128

nSAMPLE_176.4KHz

nDOP64

nSAMPLE_96KHz

nDSD512

nSAMPLE_88.2KHz

nDSD256

nSAMPLE_48KHz

nDSD128

nSAMPLE_44.1KHz

nDSD64

采样率

DOP模式

采样率

DOP模式

采样率

DOP模式

采样率

DOP模式

采样率

DSD模式

采样率

DSD模式

采样率

DSD模式

采样率

DSD模式

12 I2S_MCLK_IN I2S I

I2S的主时钟输入信号

I2S的主时钟输出信号

384KHz采样率指示。低电平有效

DOP512位指示。低电平有效

352.8KHz采样率指示。低电平有效

DOP256位指示。低电平有效

192KHz采样率指示。低电平有效

DOP128位指示。低电平有效

176.4KHz采样率指示。低电平有效

DOP64位指示。低电平有效

96KHz采样率指示。低电平有效

DSD512位指示。低电平有效

88.2KHz采样率指示。低电平有效

DSD256位指示。低电平有效

48KHz采样率指示。低电平有效

DSD128位指示。低电平有效

44.1KHz采样率指示。低电平有效

DSD64位指示。低电平有效

I2S主时钟选择。低电平为22.5792MHz；

高电平为24.576MHz

22 I2S_MCLK_SEL

模式选择

编解码的静音控制。高电平静音；低电

23 DAC_DOCE_MUTE CODE O

平取消静音

编解码器件的复位信号。低电平复位；

24 DAC_CODE_nRST CODE O

高电平不复位

25 SPDIF_SEL

模式选择

26 nPCM_DSD_SEL

模式选择

使能SPDIF信号输出。高电平使能；低

电平禁能

低电平为PCM；高电平为DSD

SPDIF_OUT SPDIF O

同轴或光纤数据输出接口

SPDIF_IN SPDIF I

同轴或光纤数据输入接口

管脚号

信号名称功能属性说明

HiFi Audio

规格说明手册

I2S_DAC0 I2S O

I2S的数据输出通道0

DSD_A DSD O

DSD的A通道数据

I2S_SCLK I2S O

I2S的位时钟信号

DSD_B DSD O

DSD的B通道数据

I2S_LRCLK I2S O

I2S的字时钟信号

DSD_CLK DSD O

DSD时钟信号

29 I2S_DAC1 I2S I

I2S的数据输出通道1

32 MIDI_IN MIDI I

MIDI输入信号

32 PLL_MCLK_IN PLL I

PLL芯片时钟输入，保留功能

I2S_ADC1 I2S I

I2S的数据输入通道1

SI2C_SDA I2C I/O

I2C从机的数据信号

I/O

USB DP差分线

信号地

ADC采样通道0，保留功能

34 USB_DN

USB-差分线

35 USB_DP

USB+差分线

36 GND

地

37 ADC_IN0

ADC采样

MIDI_OUT MIDI O

MIDI输出信号

PLL_SYNC PLL O

PLL同步时钟输出，保留功能

低电平复位

39 VDD3.3V 3.3V P

3.3V电压输入

40 nRST

复位信号

1.1.2 尺寸大小

图1.2 模块尺寸大小

1.2 HiFi声卡芯片

1.2.1 引脚分布

HiFi Audio

规格说明手册

本产品的主控芯片是采用XMOS的芯片进行设计，芯片引脚分布图如图

1.3所示。

图1.3 芯片引脚分布图

HiFi声卡芯片的引脚分配和说明如表1.2至表1.5所示。

表1.2 芯片数字信号引脚

管脚号

信号名称功能属性说明

MIDI_IN MIDI I

MIDI输入信号

PLL_MCLK_IN PLL I

PLL芯片时钟输入，保留功能

SF_MISO SPI Flash I

读取SPI Flash中的固件接口

I2S_SCLK I2S O

I2S的位时钟信号

DSD_B DSD O

DSD的B通道数据

SF_SCK SPI Flash O

读取SPI Flash中的固件接口

I2S_DAC0 I2S O

I2S的数据输出通道0

A10

管脚号信号名称功能属性说明

HiFi Audio

规格说明手册

A10 DSD_A DSD O

DSD的A通道数据

A11

SPDIF_OUT SPDIF O

SPDIF数据输出接口

SPDIF_IN SPDIF I

SPDIF数据输入接口

低电平为PCM；高电平为DSD

I2S_ADC1 I2S I

I2S的数据输入通道1

SI2C_SDA I2C I/O

I2C从机的数据信号

SF_nCS SPI Flash O

读取SPI Flash中的固件接口

I2S_LRCLK I2S O

I2S的字时钟信号

DSD_CLK DSD O

DSD时钟信号

B10

SF_MOSI SPI Flash O

读取SPI Flash中的固件接口

I2S_DAC1 I2S I

I2S的数据输出通道1

使能SPDIF信号输出。高电平使能；低

电平禁能

A12 nPCM_DSD_SEL

模式选择

B11 SPDIF_SEL

模式选择

B12 DAC_CODE_nRST CODE

C11 DAC_DOCE_MUTE CODE

C12 I2S_MCLK_SEL

模式选择

D12

nSAMPLE_44.1KHz

nDSD64

nSAMPLE_48KHz

nDSD128

nSAMPLE_88.2KHz

nDSD256

采样率

DSD模式

采样率

DSD模式

采样率

DSD模式

编解码器件的复位信号。低电平复位；

高电平不复位

编解码的静音控制。高电平静音；低电

平取消静音

I2S主时钟选择。低电平为22.5792MHz；

高电平为24.576MHz

44.1KHz采样率指示。低电平有效

DSD64位指示。低电平有效

48KHz采样率指示。低电平有效

DSD128位指示。低电平有效

88.2KHz采样率指示。低电平有效

DSD256位指示。低电平有效

E12

F12

MIDI_OUT MIDI O

MIDI输出信号

PLL_SYNC PLL O

PLL同步时钟输出，保留功能

nSAMPLE_96KHz

nDSD512

nSAMPLE_176.4KHz

nDOP64

nSAMPLE_192KHz

nDOP128

nSAMPLE_352.8KHz

nDOP256

采样率

DSD模式

采样率

DOP模式

采样率

DOP模式

采样率

DOP模式

96KHz采样率指示。低电平有效

DSD512位指示。低电平有效

176.4KHz采样率指示。低电平有效

DOP64位指示。低电平有效

192KHz采样率指示。低电平有效

DOP128位指示。低电平有效

352.8KHz采样率指示。低电平有效

DOP256位指示。低电平有效

G12

H12

J12

K12

I2S_ADC0 I2S I

I2S的数据输入通道0

SI2C_SCL I2C I

I2C从机的时钟信号

nUAC

模式选择

USB类。低电平为1.0；高电平为2.0，

保留功能

播放设备。低电平为iOS/Android；高电

平为PC

DEVICE

PLL_LOCK PLL I

PLL锁定时钟输入，保留功能

管脚号

信号名称

BOOT1

功能

模式选择

属性

启动模式组合1

说明

HiFi Audio

规格说明手册

MSPI_nCS SPI O

SPI主机的片选信号

MI2C_SCL I2C O

I2C主机的时钟信号

MSPI_MOSI SPI O

SPI主机的数据输出信号

USB枚举。低电平表示枚举成功

384KHz采样率指示。低电平有效

DOP512位指示。低电平有效

音频数据流指示。低电平表示有数据流

启动模式组合2

nSAMPLE_384KHz

nDOP512

L10

L11 nUSB_ENUM

模式选择

L12

采样率

DOP模式

M8 nSTREAM

模式选择

M8 nSTREAM

模式选择

BOOT2

模式选择

MSPI_SCK SPI O

SPI主机的时钟信号

MI2C_SDA I2C I/O

I2C主机的数据信号

MSPI_MISO SPI I

SPI主机的数据输入信号

SPI_nCS_SEL

模式选择

I2S

SPI Flash使能。低电平使能访问SPI

Flash；高电平禁能访问SPI Flash

设备固件升级指示。低电平表示固件升

级中；高电平表示没有固件升级

M10

M11

nUPGRADE

M12 I2S_MCLK_IN I

I2S的主时钟输入信号

表1.3 芯片模拟信号引脚

管脚号信号名称功能属性

I/O

说明

ADC采样通道0，保留功能

USB DP差分线

A2 ADC_IN0

ADC采样

A5 USB_DP

USB+差分线

A6 USB_DN

USB-差分线

A7 USB_VBUS USB VBUS I

USB BUS电源侦测线

表1.4 芯片调试接口引脚

管脚号信号名称功能属性说明

B1 TDO

测试数据输出信号

TRST I

测试复位输入信号

测试时钟信号

测试状态机信号

测试数据输入信号

I/O

调试接口信号

低电平复位

24MHz无源时钟输出

调试接口

C1 TCK

D1 TMS

D2 TDI

E2 DEBUG

C2 nRST

复位信号

E1 XI/CLK

系统时钟

F1 XO

24MHz无源/有源时钟输入

表1.5 芯片电源和其他引脚

接口类型信号名称

VCC3.3V

管脚号

M6、M7、L6、M1、

M2、H1、A1

属性说明

HiFi Audio

规格说明手册

3.3V电压输入，电流驱动能力不小于

110mA，整体功耗在300mW左右

1.8V电压输出

1.8V开关信号，1MHz开关频率

1V电压输出

VDD1.8V M4 P

VDD1.8V_SW M5

VCC1V

电源接口

VCC1V_SW

K1、K2

A3、E5、E6、E7、

E8、F5、F6、F7、

GND

F8、G5、G6、G7、

G8、H5、H6、H7、

H8、L1、L2、M3、

L5、F2

B7、B2、B3、L4、

H2、G2、L3、B4、

悬空/保留

D11、E11、F11、

G11、H11、J11、

K11、A4

J1、J2 1V开关信号，1MHz开关频率

信号地

无用或者保留的引脚，悬空即可

1.2.2 尺寸大小

图1.4 芯片尺寸大小

2. 接口说明

HiFi Audio

规格说明手册

HiFi声卡内部集成了I2C从机外设，MCU可通过该接口访问其内部的参数和状态，同

时也可通过该接口控制HiFi声卡，如HID功能等。

2.1 时序要求

HiFi声卡采用标准的I2C时序，高位数据先发送。速率最高可达400Kbps，7位设备地址

固定为0x68。I2C时序如图

2.1所示。

图2.1 I2C时序

I2C时序的参数要求如表2.1所示。

表2.1 I2C时序参数

参数

SU:STA

HD:SDA

SU:STO

SU:DAT

HD:DAT

LOW

HIGH

BUF

最小值典型值最大值单位说明

起始位建立时间

起始位保持时间

结束位建立时间

数据建立时间

数据保持时间

SCL低电平时间

SCL高电平时间

0.6 - - µs

100 - - ns

0 - - µs

1.3 - - µs

0.6 - - µs

- - 300 ns

SDA和SCL下降沿时间

- - 1 µs

SDA和SCL上升沿时间

1.3 - - µs

在STOP和START之间的空闲时间

- - 0.9 µs

SCL为低且SDA输出数据有效时间

100 - - ns

SDA输出数据保持时间

I2C写时序和读时序如图2.2和图2.3所示。

图2.2 I2C写时序

设备

M M S

Reg Addr

Data

内容

ST 0xD0

图2.3 I2C读时序

设备

MM S M S

0xD1

Data

M M

内容

ST0xD0 A Reg AddrN SP

注：M：主设备；S：从设备；ST：起始位；P：结束位；A：应答位；N：无应答位；Data：数据

2.2 功能

HiFi Audio

规格说明手册

HiFi声卡集成的I2C从机外设配置有7个寄存器，分别为音频格式状态寄存器（AFSR：

Audio Format State Reg）、音频播放设备寄存器（APDR：Audio Play Device Reg）、固件版本

寄存器（FVR：Firmware Version Reg）、固件升级状态寄存器（FUR：Firmware Upgrade State

Reg）、中断状态寄存器（ISR：Interrupt State Reg）、中断信号输出屏蔽寄存器（IPOMS：Interrupt

Pin Output Mask Reg）、HID控制寄存器（HCR：HID Control Reg）。说明如表

2.2所示。

表2.2 寄存器说明

寄存器地址说明

AFSR 0

音频格式状态寄存器，包含USB类、音频设备类型、播放格式和采样率

APDR 1

音频播放设备寄存器

FVR 2

固件版本寄存器

FUR 3

固件升级状态寄存器

ISR 4

中断状态寄存器，当AFSR有改变且IPOMS使能时，中断引脚输出高电平

IPOMS 5

中断信号输出屏蔽寄存器，用于控制中断信号引脚的输出使能

HCR 6

HID控制寄存器

2.2.1 AFSR

AFSR为只读寄存器，主要用于记录当前的播放状态。具体说明如表2.3所示。

表2.3 AFSR（地址为0）

位

0000: 32KHz

0001: 44.1KHz（缺省值）

0010: 48KHz

0011: 88.2KHz

0100: 96KHz

0101: 176.4KHz

0110: 192KHz

bit3:bit0

0111: 352.8KHz

1000: 384KHz

1001: 705.6KHz

1010: 768KHz

1100: 2.8MHz(64fs) DSD Data Stream

1101: 5.6MHz(128fs) DSD Data Stream

1110: 11.2MHz(256fs) DSD Data Stream

1111: 22.5MHz(512fs) DSD Data Stream

00: None/No signal（缺省值）

bit5:bit4

01: PCM

10: DoP

11: DSD

00: 16（缺省值）

bit7:bit6 01: 24

10: 32

设备音频位深

播放格式

播放采样率

内容说明

HiFi Audio

规格说明手册

当AFSR发生改变时，ISR会变为1；如果此时IPOMS有效，HiFi声卡也会通过中断

引脚INT输出高电平。采用INT引脚输出中断信号，不仅可以使MCU的访问方式更加灵

活，降低了MCU的CPU占用率（不必定时访问ISR），而且可以让MCU实时的将HiFi声

卡当前的状态显示在LED或LCD上（如果用户采用其他显示方案的话）。

当HiFi声卡通过INT引脚输出高电平的中断信号后，MCU即可访问HiFi声卡；且仅

当MCU读完AFSR之后，中断信号引脚才会恢复为低电平，ISR也同时恢复为0。

2.2.2 APDR

APDR为只读寄存器，用于记录当前所使用的播放设备类型，具体如表2.4所示。

表2.4 APDR（地址为1）

位

0000: PC UAC1

0001: PC UAC2

bit2:bit0

0010: SPDIF IN

0011: Android

0100: iOS UAC1

0101: iOS UAC2

bit7:bit3

保留读出为0

播放设备类型

内容说明

2.2.3 FVR

FVR为只读寄存器，用于记录当前的固件版本号，如表2.5所示。

表2.5 FVR（地址为2）

位

bit3:bit0

bit7:bit4

内容

（vv缺省为00）

（v缺省为1）

说明

小数点后的版本号

小数点前的版本号

2.2.4 FUR

FUR为只读寄存器，用于记录当前是否为固件升级状态。当处于正常工作模式时，为0；

当处于固件升级过程中，为1。当HiFi声卡从正常工作模式转入固件升级模式，或者从固件

升级模式转入正常工作模式时，也会产生中断信号，同时ISR也变为1。且仅当MCU读AFSR

之后，中断信号引脚才会恢复为低电平，ISR也同时恢复为0。FUR如表

2.6所示。

表2.6 FUR（地址为3）

位

bit0

bit7:bit1

内容

0: Normal；1: soft upgrade（缺省为0）

保留

说明

软件升级状态

读出为0

2.2.5 ISR

ISR为只读寄存器，用于记录当前的中断状态，反应中断INT引脚的状态。当INT引脚为

低电平是，ISR为0；当INT引脚为高电平时，ISR为1。ISR如表

2.7所示。

表2.7 ISR（地址为4）

位

bit0

bit7:bit1

内容

0: Not assert；1: Assert（缺省为0）

保留

HiFi Audio

规格说明手册

说明

中断状态

读出为0

2.2.6 IPOMS

IPOMS为读写寄存器，用于使能或禁能中断引脚的信号输出。如表2.8所示。

表2.8 IPOMS（地址为5）

位

bit0

bit7:bit1

内容

0: Not mask；1: Mask（缺省为0）

保留

说明

中断引脚屏蔽

读出为0

2.2.7 HCR

HCR为只写寄存器，为标准的HID命令，用于PC端的HID控制。如表2.9所示。当其中

的某一位为1时，则使能该控制。HCR不支持组合控制，即不能同时有两个位为1，只能分

时控制。

表2.9 HCR（地址为6）

位

bit0

bit1

bit2

bit3

bit4

bit5

bit6

bit7

内容

Volume Up，为1时有效

Volume Down，为1时有效

Next，为1时有效

Previous，为1时有效

Mute，为1时有效

Play，为1时有效

Pause，为1时有效

Stop，为1时有效

说明

音量调高

音量调低

下一首音乐

上一首音乐

静音

播放

暂停

停止

HiFi Audio

规格说明手册

3. 使用须知

3.1 功能复用问题

3.1.1 PCM和DSD

PCM和DSD是不能同时使用的。当使用PCM或者DSD时，相应的音频信号引脚和状态

指示引脚如表

3.1所示。

表3.1 PCM和DSD

引脚

PCM DSD

DSD_A

DSD_B

I2S_DAC0/DSD_A I2S_DAC0

I2S_SCLK/DSD_B I2S_SCLK

I2S_LRCLK/DSD_CLK

nSAMPLE_44.1KHz/nDSD64

nSAMPLE_48KHz/nDSD128

nSAMPLE_88.2KHz/nDSD256

nSAMPLE_96KHz/nDSD512

nSAMPLE_176.4KHz/nDOP64

nSAMPLE_192KHz/nDOP128

nSAMPLE_352.8KHz/nDOP256

nSAMPLE_384KHz/nDOP512

nPCM_DSD_SEL

I2S_LRCLK DSD_CLK

nSAMPLE_44.1KHz nDSD64

nSAMPLE_48KHz nDSD128

nSAMPLE_88.2KHz nDSD256

nSAMPLE_96KHz nDSD512

nSAMPLE_176.4KHz nDOP64

nSAMPLE_192KHz nDOP128

nSAMPLE_352.8KHz nDOP256

nSAMPLE_384KHz nDOP512

低电平高电平

注：不同的DAC解码芯片，其I2S接口和DSD接口的对应关系不一样，本HiFi声卡可以灵活根据不

同的DAC芯片进行相应的接口调整，比如I2S_DAC0可以和DSD_B组合，I2S_SCLK可以和DSD_A组

合等。这个功能可以通过升级固件来支持。

3.1.2 USB和SPDIF输入

USB输入和SPDIF输入是不能同时使用的。当使用USB的时候，音频数据流来源于

PC/Android/iOS等；当使用SPDIF输入时，音频数据流则来自于SPDIF。

3.1.3 启动模式组合

本HiFi声卡有4种固件启动模式，可通过BOOT1/MSPI_SCK和BOOT2/MSPI_SCK引脚

来选择，即BOOT1和BOOT2功能。当需要切换不同的固件时，需要先通过nRST引脚复位

HiFi声卡，然后控制这两个引脚相应的电平状态，然后释放复位并保持一段时间，之后即可

断开对这两个引脚的控制。控制时序如图

3.1所示。

图3.1 启动模式时序

HiFi声卡的启动模式时序参数如表3.2所示。

表3.2 启动模式时序参数

参数

rst_low

boot_low

boot_high

run

最小值典型值最大值单位说明

HiFi Audio

规格说明手册

5 - - µs

复位低电平时间

1 - - µs

Boot低电平时间

20 40 150 µs

Boot高电平时间

20 - 150 ns

开始正常运行时间

BOOT1和BOOT2的启动模式组合功能如表3.3所示。

表3.3 BOOT1和BOOT2的启动模式组合功能

BOOT2、BOOT1 组合启动状态

00 iOS

01 SPDIF IN

10 PC UAC1/ Android

11 PC UAC2

注：当有且只有一个启动模式组合功能时，此时BOOT1和BOOT2无效。